「first memory」に関連した英語例文の一覧と使い方(87ページ目) - Weblio英語例文検索

To provide an image forming apparatus capable of forming an image without a problem even when power interruption, etc. occurs in the middle of RIP development without increasing capacity of a first memory in which print data is stored.例文帳に追加

印刷データが格納される第１メモリの容量を増大させることなく、ＲＩＰ展開の途中で停電などが発生した場合でも、問題なく画像形成を行うことができる画像形成装置を提供する。 - 特許庁

A third memory 10 connected to the personal computer 1 is stored with data for judging and announcing the kind of valid reproduction processing and the kind of invalid reproduction processing based on the data stored in the first and second memories 6 and 7.例文帳に追加

パソコン１に接続された第３メモリ１０は、第１，第２メモリ６，７に格納されたデータに基づき有効な再生処理の種類と無効な再生処理の種類を判定して報知するためのデータが格納される。 - 特許庁

When a program number is changed from an input part 4, the tuner 1a is set to a required channel based on the data of a first memory part 5 in which relation between the channel and the program number is previously stored by a control part 9.例文帳に追加

入力部４より番組番号の変更があった場合、制御部９は、チャンネルと番組番号との関連を予め記憶している第１のメモリ部５のデータをもとにチューナ1aを所要のチャンネルに設定する。 - 特許庁

A non-volatile memory cell comprises a substrate, a source, a drain having a channel region, and a gate insulated on the channel region by a nonconductive charge trap material interposed in between a first and a second silicon dioxide layers.例文帳に追加

非揮発性メモリセルは、基板と、ソースと、チャネル領域を備えるドレインと、第１および第２二酸化シリコン層に挟まれた非導電性チャージトラップ材によりチャネル領域上で絶縁されたゲートと、からなる。 - 特許庁

Also, provided are holding circuits of the register 4 for the first parameter, the register 5 for the second parameter, and the register 6 for the third parameters, etc. which make each parameter group to be held for every parameter group read from the memory 1.例文帳に追加

また、メモリ１から読み出されたパラメータ群毎に、それぞれのパラメータ群を保持させる第１パラメータ用レジスタ４、第２パラメータ用レジスタ５、第３パラメータ用レジスタ６等の保持回路が設けられている。 - 特許庁

In an access information retrieval table 30, a first identification number imparted to control information stored in a non-volatile memory, the classification of the control information and access information to the control information are stored so as to be associated with each other.例文帳に追加

アクセス情報検索テーブル３０には、不揮発性メモリに記憶された制御情報に付与された第１の識別番号、制御情報の種別、制御情報へのアクセス情報が関連付けて記憶されている。 - 特許庁

In the first printing of a print file as a print object, a CPU 28 records a bit map file, which is formed by performing processing for expanding the print file as the print object, in a USB memory 12 by associating the bit map file with the print file.例文帳に追加

ＣＰＵ２８は、印刷対象の印刷ファイルを初回印刷する時には、印刷対象の印刷ファイル展開処理して形成したビットマップファイルを、印刷ファイルと関連付けてＵＳＢメモリ１２に記録する。 - 特許庁

The second resetting signal is used for resetting a predetermined block concerning the data path of a semiconductor memory device, and the first resetting signal is used for resetting blocks other than the predetermined block concerning the data path.例文帳に追加

第２リセット信号は半導体メモリ装置のデータ経路に関連した所定のブロックをリセットするのに使われ、第１リセット信号はデータ経路に関連した所定のブロック以外のブロックをリセットするのに使われる。 - 特許庁

When an interrupt is generated during the execution of the first data processing operation, intermediate data calculated values held in a plurality of temporary registers 64, 66, and 68 are stored in a stack memory with an address designated by a stack pointer register 72.例文帳に追加

第１データ処理演算の実行中に割り込みが発生すると、複数の一時レジスタ６４，６６，６８に保持された中間データ計算値は、スタック・ポインタ・レジスタ７２によって指された番地でスタック・メモリに格納される。 - 特許庁

A voltage generation circuit 7-2 generates a word line writing voltage in the first or second writing operation based on the initial value and the correction value of the writing voltage stored in the memory part 1-1.例文帳に追加

電圧発生回路７−２は、記憶部１−１に記憶された書き込み電圧の初期値と補正値に基づき、第１書き込み動作、又は第２書き込み動作におけるワード線の書き込み電圧を発生する。 - 特許庁

The electronic control device comprises a first storage area R1 for storing an initial learning value of each parameter in the flash memory 13 and a second storage area R2 for storing a learning value newly calculated by learning operation.例文帳に追加

電子制御装置は、フラッシュメモリ１３に、各パラメータの初期学習値を記憶する第一記憶領域Ｒ１と、学習動作により新たに算出された学習値を記憶する第二記憶領域Ｒ２とを備える。 - 特許庁

The memory device 12 has an electrode pad 13 arrayed shiftedly to correspond to an arrangement position of the connection pad 10, along a long side 12a positioned in the vicinity of the first long side 5A of the wiring board 2.例文帳に追加

メモリデバイス１２は配線基板２の第１の長辺５Ａの近傍に位置する長辺１２ａに沿って、接続パッド１０の配置位置と対応するように偏って配列された電極パッド１３を有する。 - 特許庁

A foldable mobile phone 1 displays an image photographed by a camera part 21 and output at a first display part 5 or second display part 20 for confirmation when storing the image in a third memory 52.例文帳に追加

折り畳み可能の携帯電話機１はカメラ部２１により撮影して出力される画像を第３メモリ５２に保存する際に確認のために当該画像を第１表示部５または第２表示部２０に表示する。 - 特許庁

When the image data of the first page are completely written into a memory unit, image formation in the read mode 1 is started and the image formation in the read mode 1 is continued, until the image data of all the pages are completely written.例文帳に追加

第１ページの画像データのメモリユニットへの書き込みが完了すると，読み出しモード１による画像形成を開始し，全ページの画像データの書き込みが完了するまで読み出しモード１による画像形成を続ける。 - 特許庁

If the master unit CPU recognizes that the result agrees with the pre-registered person, it stores the person name of the taken picture by the camera of the entrance slave unit in the first memory as the person making the call operation.例文帳に追加

一方、親機ＣＰＵが登録してある人物と一致すると認識した場合には、玄関子機のカメラにて撮像された映像の人物名を呼出操作を行った人物として第１のメモリに記憶する。 - 特許庁

An information processing device 1 includes an image memory 1a, a change frequency determination part 1b, a first image transmission part 1c, a high frequency change area identification part 1d, a transmission stop part 1e, and a second image transmission part 1f.例文帳に追加

情報処理装置１は、画像メモリ１ａと、変更頻度判別部１ｂと、第１の画像送信部１ｃと、高頻度変更領域識別部１ｄと、送信停止部１ｅと、第２の画像送信部１ｆとを有する。 - 特許庁

When the CPU usage is determined to be equal to the first value or larger, or the memory usage is determined to be equal to the second value or larger, processing having been executed before the determination is continued (S504, S507).例文帳に追加

次いで、プロセッサ使用率が第１の値以上であるか、またはメモリ使用率が第２の値以上であると判定された場合、当該判定前に実行されていた処理を継続して実行する（Ｓ５０４，Ｓ５０７）。 - 特許庁

Before interruption processing is requested by first request units 31, 32, a second functional module 3 accesses a memory unit 12 of a control module 1, and writes interruption cause information which represents an interruption cause of the interruption processing.例文帳に追加

第２機能モジュール３は、第１要求部３１，３２が割り込み処理の要求を行う前に、制御モジュール１の記憶部１２をアクセスして、割り込み処理の割り込み要因を表す割り込み要因情報を書き込む。 - 特許庁

At the completion of writing data into the first disk, the control unit externally transmits a write completion report, and writes information for use to restore data into the second disk based on the data written into the cache memory.例文帳に追加

制御部は、第１のディスクにデータを書き込むと、書込み終了報告を外部に送信し、キャッシュメモリに書込まれたデータに基づいて、データを復元するために用いられる情報を第２のディスクに書き込む。 - 特許庁

Parallel with this transmission, a CPU 40 of the second control board 32 sequentially reads the address data of the latter half from a flash memory 36 and transmits them through a UART 38 and the serial line 60 to the first control board 12.例文帳に追加

これと並行して、第２制御板３２のＣＰＵ４０は、フラッシュメモリ３６から後半部分のアドレスデータを順次リードし、第１制御板１２に対してＵＡＲＴ３８およびシリアル回線６０を介して送信する。 - 特許庁

In a memory section 100 of the display control apparatus 10, matrix data which defines first gradation and second gradation for an information pixel region 540 and a background pixel region 541 of the information image 54 is stored in advance.例文帳に追加

表示制御装置１０のメモリ部１００には、情報画像５４の情報画素領域５４０と背景画素領域５４１とについての第一階調と第二階調とを定義するマトリクスデータが予め記憶される。 - 特許庁

After that, an equipment type identifying part determines the equipment type of the facility equipment Ma by accessing the memory at a timing of first period and a port type setting part assigns a facility port Pa to the communication port P1.例文帳に追加

その後、機器種別識別部が第１周期のタイミングでメモリにアクセスすることで設備機器Ｍａの機器種別を判別し、ポート種別設定部によって通信ポートＰ１に設備ポートＰａが割り当てられる。 - 特許庁

Also by the central control part 2, the reproduced information supplied first from an HDD 11 is outputted, and next, the control is carried out so as to seamlessly output the reproduced information supplied from the buffer memory 8.例文帳に追加

そして、中央制御部２は、最初にＨＤＤ１１から供給された再生情報を出力させ、次にバッファメモリ８から供給された再生情報をシームレスに出力させる制御を行う。 - 特許庁

Writing of all bits "0" or all bits "1" is performed in the first initialization and the content is changed or not changed for the memory cells 11 to 14 in the second initialization so that two kinds of initialization data can be set.例文帳に追加

第１初期化時に全ビット“０”又は全ビット“１”を書込み、第２初期化時にメモリセル１１〜１４に対してその内容を変更させあるいは変更させないことにより、２種類の初期データをセット可能とした。 - 特許庁

When arrangement button is depressed after picture files PICT1 to PICT7 obtained by photographing are stored in a folder 75 in a memory card, a first event section file 77 is generated after the picture file PICT 7 in the folder 75.例文帳に追加

撮影によって得られた画像ファイルPICT１〜PICT７がメモリカード内のフォルダ７５内に記憶された後、整理ボタンが押圧されると、第１イベント区切りファイル７７がフォルダ７５内の画像ファイルPICT７の後に作成される。 - 特許庁

In this semiconductor memory device, a first word line driver region WD1 at one side, and a second word line driver region WD2 at the other side are arranged sandwiching an address signal line region RA.例文帳に追加

本実施の形態の半導体記憶装置は、アドレス信号線領域ＲＡを挟んで、一方の側に第１のワード線ドライバ領域ＷＤ１が、他方の側に第２のワード線ドライバ領域ＷＤ２が配置されている。 - 特許庁

In the first filter processing part 13, a process for reducing image degradation caused by the reading of the scanner is performed and then the image signal is compressed by a lossy compression part 16 and stored in a memory 17.例文帳に追加

第１のフィルタ処理部１３ではスキャナ読み取りに起因する画像劣化を低減するための処理が行われ、その後非可逆圧縮部１６によって当該画像信号が圧縮されてメモリ１７に蓄積される。 - 特許庁

On the other hand, in a second mode, it amplifies the difference of the second input signals to the first input signals obtained from the switching circuit 63 by using the amplifier circuit 67 and stores the result in a second memory circuit 69b.例文帳に追加

一方、第２のモードのときに、切替回路６３からの第１の入力信号に対する第２の入力信号の差分を増幅回路６７により増幅して、第２の記憶回路６９ｂに記憶する。 - 特許庁

A barrier island 24B is formed on the channel 23A1 of a semiconductor MOSFET through the intermediary of a first tunnel insulating film 24A, and a memory island 24D is formed thereon through the intermediary of a second tunnel insulating film 24C.例文帳に追加

半導体からなるＭＯＳＦＥＴのチャネル２３Ａ１上に第１のトンネル性絶縁膜２４Ａを介しバリア島２４Ｂを形成し、その上に第２のトンネル性絶縁膜２４Ｃを介しメモリ島２４Ｄを形成する。 - 特許庁

A dirty data element to be backed up in the nonvolatile storage resource from the first cache memory is a dirty data element other than the one or more dirty data element having finished with copying of the plurality of dirty data elements.例文帳に追加

第一のキャッシュメモリから不揮発性の記憶資源にバックアップするダーティデータ要素は、複数のダーティデータ要素のうちのコピーが完了した上記一以上のダーティデータ要素以外のダーティデータ要素である。 - 特許庁

Furthermore, power consumption of the nonvolatile memory element can be reduced by differentiating the width, thickness and material of the first conductor 2 and the second conductor 4 from those of the third conductor 5.例文帳に追加

さらに、第１導電体２及び第２導電体４と、第３導電体５とを、異なる幅、厚さ、及び、材料で形成することにより、不揮発性記憶素子を低消費電力化することが可能となる。 - 特許庁

A part of plural storage blocks provided in a flash memory 172 is set to a first area 172a and the control program data for describing the procedure of performing the control of the respective parts of a key telephone main unit 1 are stored there.例文帳に追加

フラッシュメモリ１７２が持つ複数の記憶ブロックの一部を第１領域１７２ａに設定して、ここにボタン電話主装置１の各部の制御処理を行う手順を記述した制御プログラムデータを記憶する。 - 特許庁

The memory system further includes an arithmetic device 50 determining the first physical address corresponding to a logical address based on the logical address, information stored in the second block 52ba and information stored in the third block 52bb.例文帳に追加

さらに、論理アドレスと、第２ブロック５２ｂａに格納される情報と、第３ブロック５２ｂｂに格納される情報とに基づいて、論理アドレスに対応する第１物理アドレスを求める演算装置５０を、備えている。 - 特許庁

A direct memory access controller 110 includes: a control circuit 111; a DMAC (a first DMA controller) 116; a selector 117; a buffer (a storage means) 118; and a DMAC (a second DMA controller) 119.例文帳に追加

ダイレクトメモリアクセス制御装置１１０は、制御回路１１１、ＤＭＡＣ（第１のＤＭＡコントローラ）１１６、セレクタ１１７、バッファ（記憶手段）１１８、ＤＭＡＣ（第２のＤＭＡコントローラ）１１９を備えて構成されている。 - 特許庁

At first, the normal start is executed, and the sector No of the transfer origin and the address of an RAM 5 at the transfer destination and the configuration information of equipment are registered as reading history information from a memory card to an RAM in the progress.例文帳に追加

初めは通常起動を行い、その過程で、メモリカードからＲＡＭへの読み込み履歴情報として、転送元のセクタＮｏと、転送先のＲＡＭ５のアドレスと、機器の構成情報を登録する。 - 特許庁

The head transfer function obtained in the first step is normalized by the transfer property in the nature state measured in the second step, so that a normalized head transfer function is obtained and stored in a normalized head transfer function memory.例文帳に追加

第１の工程で得られた頭部伝達関数を、第２の工程で測定された素の状態の伝達特性により正規化して、正規化頭部伝達関数を得、正規化頭部伝達関数メモリに記憶する。 - 特許庁

That is, the data is first recorded to or reproduced from one disk surface, subsequently to or from the nonvolatile memory, and then after completion of the head movement, to or from the other disk surface which makes a pair with the disk surface, in this order.例文帳に追加

つまり、データの記録・再生は、まず１つのディスク面において行われ、続く記録・再生の順序は、不揮発性メモリ、そしてヘッド移動の完了後、該ディスク面と組みを成す他方のディスク面、となる。 - 特許庁

A plurality of sub-processors are connected through first communication paths installed in each of them to a main processor, and connected through second communication paths installed in each of them to a memory controller.例文帳に追加

複数のサブプロセッサは、それぞれ個別に設けられた第１の通信経路を介してメインプロセッサに接続されているとともに、それぞれ個別に設けられた第２の通信経路を介してメモリコントローラに接続されている。 - 特許庁

A source code parse part 110 converts a prescribed class group into an instance in response to the content of the source code 20 to be read from the recording medium 13 and develops a first object model, which indicates the content of the source code 20, on a memory 12.例文帳に追加

ソースコードパース部１１０は、記録媒体１３から読み込まれるソースコード２０の内容に応じて所定のクラス群をインスタンス化し、ソースコード２０の内容を示す第１オブジェクトモデルをメモリ１２上に展開する。 - 特許庁

On the other hand, when no group exists, the control part 21 outputs a memory shortage message, and starts the calculation processing of the group first put in a waiting state among the groups in which the maximum number of CPUs where no paging occurs becomes maximum.例文帳に追加

一方、このようなグループがない場合、メモリ不足メッセージを出力し、ページングが発生しない最大ＣＰＵ数が最大となるグループの中で最初に待機となったグループの計量処理を開始する。 - 特許庁

A storage area of the image memory 13 is divided into two storage areas, one is the first storage area and the other is the second storage area, and image data of information symbol images and information character images are recorded respectively in each storage area.例文帳に追加

画像メモリ１３の記憶領域を第１の記憶領域と第２の記憶領域の２つの記憶領域に分割し、各記憶領域に情報記号画像及び情報文字画像の画像データを夫々記録する。 - 特許庁

A control circuit 7 inputs the data on a first page, a second page, ..., a k-th page to every h (h<=n) (ECC unit) of the data storage circuits and then writes the data in the n data storage circuits into the memory cells.例文帳に追加

制御部７は、ＥＣＣ単位としてのｈ個（ｈ＜＝ｎ）のデータ記憶回路毎に、第１ページ、第２ページ、…第ｋページのデータを入力した後、ｎ個の記データ記憶回路のデータを前記メモリセルへ書き込む。 - 特許庁

A foldable portable telephone 1 displays an image shot by a camera part 21 to be output in a first display part 5 or a second display part 20 for checking, when it is saved in a third memory 52.例文帳に追加

折り畳み可能の携帯電話機１はカメラ部２１により撮影して出力される画像を第３メモリ５２に保存する際に確認のために当該画像を第１表示部５または第２表示部２０に表示する。 - 特許庁

The integrated circuit device 20 has a side IL parallel to the plurality of the scan lines of the display panel, and the plurality of the bitlines BL of the display memory extend in a first direction parallel to the side IL.例文帳に追加

集積回路装置２０は、表示パネル１０の複数の走査線と平行な一辺ＩＬを有し、表示メモリ１０の複数のビット線ＢＬは、前記一辺ＩＬと平行な第１の方向に延びている。 - 特許庁

Word lines WL related to the pixel data of the first and the second frames are activated simultaneously, and accumulated charges of capacitors in the multiple memory cells connected to the multiple word lines WL are coupled on one bit line BL.例文帳に追加

この第１、第２のフレームの画素データに係るワードＷＬ線を同時に活性化し、この複数のワード線ＷＬに接続された複数のメモリセルのキャパシタの蓄積電荷を１つのビット線ＢＬ上で結合する。 - 特許庁