「first memory」に関連した英語例文の一覧と使い方(84ページ目) - Weblio英語例文検索

In normal data read-out operation NR_RD, one side of selectors 24 supplies data which are complementary to two memory cells MC1, MC2 to first and second input terminal In1, In2 of the sense amplifier 26.例文帳に追加

通常データ読み出し動作ＮＲ＿ＲＤでは、一方のセレクタ２４は２つのメモリセルＭＣ１、ＭＣ２の相補データをセンス・アンプ２６の第１と第２の入力端子Ｉｎ１、Ｉｎ２とに供給する。 - 特許庁

Data inputted with a variable packet are divided into a shorter part and a longer part (overflow part) than a fixed frame length, and stored in first and second regions of a memory 232 respectively.例文帳に追加

可変長のパケットで入力されたデータは、パック（１）回路２３１で、固定枠長より短い部分と長い部分（オーバーフロー部）とに分割され、メモリ２３２の第１及び第２の領域に夫々格納される。 - 特許庁

When the CPU does not determine that the difference value from the first threshold is exceeded, the idle compression processing by the compression part is not performed and the background compressed data is stored in the memory (S406).例文帳に追加

一方、第１のしきい値との差分量を超えないとＣＰＵが判断した場合、圧縮部による空圧縮処理を実行することなく背景圧縮データをメモリに記憶させる（Ｓ４０６）。 - 特許庁

In the ferroelectric memory, a mechanism is prepared to continuously and integrally transfer data of a plurality of words, which is read in the first step <11>, using an internal address counter 43 in the second step <12>.例文帳に追加

強誘電体メモリにおいて、第１ステップ＜１１＞で読み出された複数ワードのデータを、第２ステップ＜１２＞において内部のアドレスカウンタ４３を用いて、連続して一括転送する機構が備えられている。 - 特許庁

The semiconductor non-volatile memory 101 comprises a transistor, having a control electrode 30, a first main electrode region 21, and a second main electrode region 22; resistance change sections 23, 26; and a charge accumulation section.例文帳に追加

半導体不揮発性メモリ１０１は、制御電極３０と、第１主電極領域２１及び第２主電極領域２２とを有するトランジスタ、抵抗変化部２３，２６、及び電荷蓄積部を備えている。 - 特許庁

Moreover, when the free capacity of the image storage memory 28 reaches the prescribed capacity or below or the case 54 of the digital camera 10 is disassembled, the first program is destroyed.例文帳に追加

更にまた、画像格納用メモリ２８の空き容量が所定値以下となった場合、又はデジタルカメラ１０のケース５４が分解された場合のいずれかの状態になった場合に、第１プログラムを破壊する。 - 特許庁

By replacing the address of the flash ROM 14 with the address of the IC card 9 in the memory map, one of the first program and the second program is selected and supplied to the CPU 10.例文帳に追加

メモリマップにおけるフラッシュＲＯＭ１４のアドレスとＩＣカード９のアドレスとを入れ換えることにより、第１のプログラムと第２のプログラムのいずれか一方が選択されＣＰＵ１０に供給される。 - 特許庁

The memory module stores a known trajectory group of n numbers of the joint angles from a first point in time to a second point in time, and known s-dimensional time-series data corresponding to respective known trajectories.例文帳に追加

記憶モジュールは、人の動作に伴って実現されるｎ個の関節角の第１時刻から第２時刻までの既知軌道群と、各既知軌道に対応するｓ次元の既知時系列データ群を記憶している。 - 特許庁

The processor 13 receives first data D(1) and second data D(2) to be sent out and also receives interference characteristics between lines of signal lines 31 and 32 which are stored in the memory 14.例文帳に追加

処理部１３は、送出すべき第１データＤ(1)および第２データＤ(2)を受け取るとともに、記憶部１４により記憶されている信号線路３１，３２の線路間干渉特性をも受け取る。 - 特許庁

The power unit of the vehicle further includes a control device 30 which reads information from the first memory unit and performs control about the sub-battery BB1, while performing control about the main battery BA.例文帳に追加

車両の電源装置は、主バッテリＢＡに関する制御を行なうとともに、第１の記憶部から情報を読み出して副バッテリＢＢ１に関する制御を行なう制御装置３０をさらに備える。 - 特許庁

On an insulating film 14 coating the principal plane of a semiconductor substrate 12, a first electrode 16, a second electrode 18 and a memory part 20 in which information is recorded by phase change are formed.例文帳に追加

半導体基板１２の主面を被覆する絶縁膜１４上には、第１電極１６及び第２電極１８と相変化により情報を記録するメモリ部２０とが形成されている。 - 特許庁

In a replay high probability state, the display of a first symbol combination or a second symbol combination is avoided, and when the end is avoided, a norm value inside a memory is successively updated.例文帳に追加

再遊技高確率状態において第１の図柄の組合せ又は第２の図柄の組合せの表示を回避して、その終了を回避することができたとき、メモリ内のノルマ値を逐次更新していく。 - 特許庁

An arithmetic processing circuit 113 successively fetches the instructions of the first instruction sequence specified according to the execution of the call instruction of the converted program from a memory 21 storing the converted program is stored.例文帳に追加

演算処理回路１１３は、変換後プログラムの呼出命令の実行に伴って特定された第１命令列の命令を、変換後プログラムが格納されたメモリ２１から順次フェッチする。 - 特許庁

First and second compression coil spring parts 4 and 5 made of a shape memory alloy adapted to elongate by the restoration of the shape thereof are interposed at a mutual interval part between a tip holder 7, a slicing body 3 and an intermediate holder 8.例文帳に追加

先端保持具７と輪切体３と中間保持具８との相互間隔部に、形状回復動作により伸長する形状記憶合金製の第１・第２圧縮コイルばね部４，５を介装する。 - 特許庁

Each magnetic memory cell (302) features at least one ferromagnetic data layer (304) of a first size, an intermediate layer (306) that contacts the data layer (304), and at least one ferromagnetic reference layer (308) of a second size.例文帳に追加

各磁気メモリセル(302)は、第１のサイズの少なくとも１つの強磁性データ層(304)と、データ層(304)に接触する中間層(306)と、第２のサイズの少なくとも１つの強磁性基準層(308)を提供する。 - 特許庁

An image recognition/search part 60 which receives an instruction through a CPU 20 by depressing an image recognition processing button 69 of a camera operation part 62, performs the image recognition processing at first for digital images stored in a memory 36.例文帳に追加

カメラ操作部62の画像認識処理ボタン69を押すことにより、CPU 20を介して指示を受けた画像認識・検索部60は、メモリ36に保存されているデジタル画像に対し、まず、画像認識処理を行なう。 - 特許庁

In each of write/erase-operation for nonvolatile memory cells, positive voltage is generated by first charge pump circuits 11-1 to 11-4 and negative voltage is generated by second charge pump circuit 21.例文帳に追加

メモリセルに対する書込み動作／消去動作時の各々において、第１のチャージポンプ回路１１−１〜１１−４により正電圧を生成させ、第２のチャージポンプ回路２１により負電圧を生成させる。 - 特許庁

In the memory cell of a DRAM of the semiconductor storage device, a bit line 21a connected to a bit line plug 20b and a partial wiring 21b are provided on the first interlayer insulating film 18.例文帳に追加

半導体記憶装置であるＤＲＡＭのメモリセルにおいて、第１層間絶縁膜１８の上には、ビット線プラグ２０ｂに接続されるビット線２１ａと、局所配線２１ｂとが設けられている。 - 特許庁

An image processing section 33 comprises a shading correcting part 51, a filter processing part 52, a first variable magnification processing part 53a, a second variable magnification processing part 53b, a memory I/F 54, a γ-transforming part 55, and an image quality processing part 56.例文帳に追加

画像処理部３３は、シェーディング補正部５１、フィルタ処理部５２、第１の変倍処理部５３ａ、第２の変倍処理部５３ｂ、メモリＩ／Ｆ５４、γ変換部５５、画質処理部５６を備える。 - 特許庁

Information signals concerning recorded contents are recorded both in a first recording medium (magnetic tape) and a second recording medium (information signal storage semiconductor memory 10) incorporated in a recording and reproducing device.例文帳に追加

記録内容に関する情報信号を、第１の記録媒体（磁気テープ８３）と記録再生装置に内蔵する第２の記録媒体（情報信号記憶半導体メモリ１０）の両方に記録する。 - 特許庁

The head address and data size of the first coded block, the head address and data size of the second coded block, and the head address and data size of the third coded block are stored as address information in the memory.例文帳に追加

第１の符号化ブロックの先頭アドレス及びデータサイズ、第２の符号化ブロックの先頭アドレス及びデータサイズ、３の符号化ブロックの先頭アドレス及びデータサイズ、をアドレス情報としてメモリに格納する。 - 特許庁

When a free capacity of an image storage memory 28 for recording image data obtained by photographing reaches a prescribed value or below, a program (first program) to perform photographing processing or recording processing is destroyed.例文帳に追加

撮影により得られた画像データを記録する画像格納用メモリ２８の空き容量が所定値以下となった場合に、撮影処理又は記録処理を実行するためのプログラム（第１プログラム）を破壊する。 - 特許庁

A protective insulating film 13 is formed on a semiconductor substrate 11 and a first resist pattern 51 opening the memory circuit 1A of the semiconductor substrate 11 is formed on the formed protective insulating film 13.例文帳に追加

半導体基板１１上に保護絶縁膜１３を形成し、形成した保護絶縁膜１３の上に、半導体基板１１の記憶回路部１Ａを開口する第１のレジストパターン５１を形成する。 - 特許庁

The semiconductor memory is characterized in that the film thickness of the first silicon oxide film 2 contacting with the P-type silicon substrate 1 is thicker than the film thickness of the second silicon oxide film 4 contacting with the SOONO layer 6.例文帳に追加

半導体記憶装置は、Ｐ型シリコン基板１に接する第１のシリコン酸化膜２の膜厚が、ＳＯＯＮＯ層６に接する第２のシリコン酸化膜４の膜厚よりも厚いことを特徴とする。 - 特許庁

First correction of distortion is performed while setting the difference between writing angle and reading angle for the address space of a buffer memory BM equal to the inclination angle of the scanning line against the main scanning direction.例文帳に追加

第１の歪み補正は、バッファメモリＢＭのアドレス空間に対する書込角度と読出角度との角度差を、主走査方向に対する走査ラインの傾斜角度と等しくなるように設定して行われる。 - 特許庁

On the other hand, if the moving image is reproduced and displayed using the moving image data, the bus width for reading the moving image data from the image data memory is a second bus width narrower than the first bus width.例文帳に追加

その一方で、動画像データを使用して動画像を再生表示させる場合には、画像データメモリから動画像データを読み出す際のバス幅を、第１のバス幅より狭い第２のバス幅とする。 - 特許庁

In the circuit, first voltage can be applied to some of the resistive memory cells 170, 173, 175, 177, second voltage can be applied to the other cells 170, 173, 175, 177 in the array 165, and third voltage can be applied to the other cells 170, 173, 175, 177 in the array 165.例文帳に追加

回路は、第１の電圧をアレイ(165)内の抵抗性メモリセル(170,173,175,177)のいくつかに、第２の電圧をアレイ(165)内の他のセル(170,173,175,177)に、第３の電圧をアレイ(165)内のさらに他のセル(170,173,175,177)に印加することができる。 - 特許庁

First to third bit line clamping circuits 371 to 373 are respectively coupled to the bit lines and the reference bit lines and pass prescribed currents to the reference bit lines in accordance with selected magnetic memory cell data.例文帳に追加

第１乃至第３ビットラインクランピング回路３７１〜３７３は、ビットラインと基準ビットラインに各々連結され、選択された磁気メモリセルデータに従って所定の電流をビットラインと基準ビットラインに流す。 - 特許庁

When a next generation hybrid DVD is loaded (S102: Y), this drive first turns on the red laser to obtain parameters and lead-in information for the DVD layers and store them in a memory (S103-S105).例文帳に追加

ハイブリッド型次世代ＤＶＤが装着されると（Ｓ１０２：Ｙ）、まず、赤色レーザを点灯させ、ＤＶＤ層に対するパラメータ値とリードイン情報を取得しメモリに格納する（Ｓ１０３〜Ｓ１０５）。 - 特許庁

This memory auxiliary system 10 is provided with a server 20 transmitting/receiving respective information 61-66 via the Internet 11, a first terminal device 40, and a second terminal device 50.例文帳に追加

記憶能力補助システム１０は、インターネット網１１を介して各情報６１〜６６の送受信を行うサーバ２０、第１の端末装置４０及び第２の端末装置５０を備えて構成されている。 - 特許庁

When the control means 2 interprets the inputted password code and recognizes that it is a proper format, the password code is registered in a first memory 6 as the password code for registration.例文帳に追加

そして、制御手段２は、入力された暗証コードを解釈して、正規のフォーマットであることを認識すると、当該暗証コードを登録用暗証コードとして第１メモリ６に登録する。 - 特許庁

Between a write-in voltage impression terminal 101 to a nonvolatile memory 103 and a Vcc wire 105, the serial connection of a first diode 107 and a P-channel MOS transistor 109 is connected.例文帳に追加

不揮発性メモリ１０３への書込み電圧印加端子１０１とＶｃｃ線１０５との間に、第１のダイオード１０７とＰチャネルＭＯＳトランジスタ１０９との直列接続が接続する。 - 特許庁

A CPU 16 of a main unit 2 starts reading and activating OS software stored in a first memory 17 when a power switch 19 is turned on for power supply.例文帳に追加

電源投入のために電源スイッチ１９がＯＮされると、本体ユニット２のＣＰＵ１６は、第１メモリ１７に格納されているＯＳのソフトウェアの読込みを開始し、起動させる動作を開始する。 - 特許庁

A first switch 31 is turned on in advance, during the production of the proximity sensor in a factory and so a 'abnormal installation judgment level' is stored in an abnormal installation level memory means 29 in advance.例文帳に追加

この近接センサの製造時には工場において予め第１スイッチ３１がオン操作されており、従って設置異常レベル記憶手段２９には予め「設置異常判定レベル」が記憶されている。 - 特許庁

A read controller 104 reads out first check data, which are written in a memory 100, from a check data storage part 102 and then outputs a latch pulse signal s104c to a delay selection part 105.例文帳に追加

読み出し制御部１０４は、メモリ１００に書き込んだチェック用データ保管部１０２の最初のチェック用データを読み出すと共に、ラッチパルス信号ｓ１０４ｃを遅延選択部１０５に出力する。 - 特許庁

In such a state where the developing device is positioned at a first position that is the center position in terms of design, communication is performed with a memory, and when the communication is attained, such a position is set as an optimum access position (steps S101 to S106).例文帳に追加

設計上の中心位置である第１位置に現像器を位置決めしてメモリに対し通信を行い、通信が成立すればその位置を最適アクセス位置とする（ステップＳ１０１〜Ｓ１０６）。 - 特許庁

The substrate 100 has a first surface for mounting the substrate 100 on a nonstandard memory element 50, a pin matching circuit, and a second surface structured so as to connect the matching circuit to the standard pin configuration.例文帳に追加

インタフェース基板１００は、非標準メモリ素子５０に実装するための第１面、ピン整合回路、ならびにピン整合回路を標準ピン構成に結合するように構成された第２面を有する。 - 特許庁

When it is determined that the state of the first region is the state of the problem, an update part 405 updates the reference state of the second region which is stored in the memory 404 from the state of the second region.例文帳に追加

更新部４０５は、第１部位の状態が課題の状態であると判定された場合、第２部位の状態により、記憶部４０４に記憶される第２部位の参考状態を更新する。 - 特許庁

In reading data, a sense enable signal is first activated to start to charge the data line before forming a current path including the data line and a selection memory cell in accordance with row and column selection operation.例文帳に追加

データ読出時において、行および列選択動作に応じて、データ線および選択メモリセルを含む電流経路が形成される前に、センスイネーブル信号を先に活性化させ、データ線の充電を開始する。 - 特許庁

A house locking/unlocking control device 12 has a memory 15a in which a plurality of ID codes set in a plurality of portable units 11 are recorded in a first registration mode and a second registration mode.例文帳に追加

住宅用施解錠制御装置１２のメモリ１５ａには、複数の携帯機１１に設定されたＩＤコードを、第１登録モードと第２登録モードとに分けて記録可能となっている。 - 特許庁

The transfer arbiter performs time-shared control of transfers of writing and reading to or from the buffer memory responding to the transfer requests from the first data transfer control section and the second data transfer control section.例文帳に追加

転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁

When a direction for taking a single shot of an object is issued, a similar image retrieving unit, first of all, retrieves an image memory for similar image data whose image pattern is similar to that of image data formed by a signal processing circuit.例文帳に追加

単写撮影指示がなされると、類似画像検索部は、まず、信号処理回路によって生成された画像データに画像パターンが類似する類似画像データを画像メモリから検索する。 - 特許庁

In writing data in an auxiliary storage device, this storage controller reads out the data from a first buffer memory (S101) after it opens a file (S100), and writes data of a specified block size in a metafile 110 on the auxiliary storage device (S102 to S105).例文帳に追加

補助記憶装置にデータを書き込む場合は、ファイルをオープンした後（S100）、第１バッファメモリからデータを読み出し（S101）、所定のブロックサイズのデータを補助記憶装置上のメタファイル１１０に書き込む（S102〜S105）。 - 特許庁

To provide a method for automatically recognizing serial memory size capable of dealing with even serial memories based on SPI (serial peripheral interface) where no response bit is imparted to output data, by imparting a fixed bit string for preliminary writing to perform a preliminary writing process, performing first and second reading processes, and determining memory size based on the order of the first and second data read.例文帳に追加

本発明はシリアルメモリサイズ自動認識方法において、事前書き込み用定型ビット列を与えて事前書き込み処理を行い、第１、第２の読み出し処理を行い、前記第１、第２の読み出したデータの組順に基づきメモリサイズを判定するようにしたので、出力データに応答ビットが付与されないＳＰＩ準拠のシリアルメモリにも対応可能なシリアルメモリサイズ自動認識方法を提供するのに著効を奏す。 - 特許庁

The plurality of memory cells each includes a rectifying element connected to a first wiring line, a lower electrode formed on the rectifying element, a variable resistance element formed on the lower electrode, and an upper electrode formed on the variable resistance element and connected to a second wiring line, parts of rectifying elements of the plurality of memory cells adjoining each other in a first wiring line direction being connected.例文帳に追加

複数の前記メモリセルのそれぞれは、前記第１配線に接続された整流素子と、前記整流素子上に形成された下部電極と、前記下部電極上に形成された可変抵抗素子と、前記可変抵抗素子上に形成され、前記第２配線に接続された上部電極と、を有し、前記第１配線方向に隣接した複数の前記メモリセルの前記整流素子の一部は、接続されている。 - 特許庁