「first memory」に関連した英語例文の一覧と使い方(80ページ目) - Weblio英語例文検索

A semiconductor device 1 includes: a first semiconductor integrated circuit 10 configured such that it can be connected with the main memory 30; and a second semiconductor integrated circuit 20 connected to the first semiconductor integrated circuit 10, and configured such that it can be connected with the prescribed external devices 40a, 40b.例文帳に追加

半導体装置１は、メインメモリ３０と接続可能に構成された第１半導体集積回路１０と、第１半導体集積回路１０に接続され、且つ、所定の外部デバイス４０ａ及び４０ｂと接続可能に構成された第２半導体集積回路２０と、を備えている。 - 特許庁

This display system displays, based on the part corresponding to the first magnification image part of second magnification image data loaded to an enlargement display memory, a second magnification image corresponding to the first magnification image part in a form having an extended visual confirmable image dimension within the enlargement window.例文帳に追加

また、拡大表示用メモリにロードされた第二倍率画像データの被拡大第一倍率画像部分に対応する部分に基づいて、拡大ウィンドウ内に、被拡大第一倍率画像部分に対応する第二倍率画像を、視認画像寸法が拡張された形で表示する。 - 特許庁

A representative noise characteristic memory 4 stores the corresponding relationship of the output signal of the imaging device used as a reference and a first noise value, and outputs the first noise value of the imaging device as a reference corresponding to the signal level value of the signa outputted from an average value calculating unit 3.例文帳に追加

代表ノイズ特性記憶部４は、基準となる撮像素子の出力信号と第１のノイズ値との対応関係を記憶しており、平均値算出部３から出力された信号の信号レベル値に対応した基準となる撮像素子の第１のノイズ値を出力する。 - 特許庁

The semiconductor memory device has a BootRAM having a first number of banks, DataRAM having a second number of banks which is larger than the first number of banks, and an equalizing timer control circuit 42 that controls pre-charge operation performed for a bit line provided at the BootRAM and the DataRAM.例文帳に追加

第１のバンク数を有するＢｏｏｔＲＡＭと、第１のバンク数より多い第２のバンク数を有するＤａｔａＲＡＭと、ＢｏｏｔＲＡＭおよびＤａｔａＲＡＭに設けられたビット線に対して行うプリチャージ動作を制御するイコライズタイマ制御回路４２とを備える。 - 特許庁

Each of the first portable terminal and the second portable terminal is provided with a biometric function, and the information processing server is provided with a memory for storing reliability information showing the reliability of biometric in the first portable terminal and the second portable terminal.例文帳に追加

前記第１の携帯端末および前記第２の携帯端末は生体認証機能を備え、前記情報処理サーバは前記第１の携帯端末および前記第２の携帯端末における生体認証の信頼度を示す信頼度情報を記憶するメモリを備える。 - 特許庁

The second image trimmed in a trimming range corresponding to the imaging range of the first image to obtain image data of a third image, and the first to third images are compressed into one image file in a predetermined file format by a compression/decompression circuit, and are recorded in a memory card.例文帳に追加

第１画像の撮像範囲に対応するトリミング範囲で第２画像からトリミングして第３画像の画像データを求め、第１〜第３画像は、圧縮伸張処理回路によって所定のファイル形式で１個の画像ファイルとして圧縮され、メモリカードに記録される。 - 特許庁

A semiconductor device comprises a memory cell 10 having a first TMR element 13, and the reference cell 30 having at least one or more of second TMR element 31a for storing first data and a third TMR element 32a for storing second data.例文帳に追加

半導体装置は、第１のＴＭＲ素子１３を有するメモリセル部１０と、第１のデータを記憶する第２のＴＭＲ素子３１ａと第２のデータを記憶する第３のＴＭＲ素子３２ａとをそれぞれ少なくとも１つ以上有するリファレンスセル部３０とを具備する。 - 特許庁

Data is recorded in the memory device by applying a first voltage to the pair of conductive layers and heating the organic compound to cause a phase change of the organic compound from a first phase to a second phase.例文帳に追加

一対の導電層と、一対の導電層に挟持される有機化合物とを有し、有機化合物は、液晶性を有し、一対の導電層に第１の電圧を印加し有機化合物を加熱して、有機化合物を第１の相から第２の相へ相転移させることでデータを記録する記憶装置である。 - 特許庁

Each of the memory cell transistors includes a first insulator film formed on a semiconductor substrate, a floating gate electrode formed on the first insulator film, a second insulator film formed on the floating gate electrode, and a control gate electrode formed on the second insulator film.例文帳に追加

前記メモリセルトランジスタのそれぞれは、半導体基板上に形成される第１の絶縁膜と、前記第１の絶縁膜上に形成される浮遊ゲート電極と、前記浮遊ゲート電極上に形成される第２の絶縁膜と、前記第２の絶縁膜上に形成される制御ゲート電極と、を有する。 - 特許庁

In this nonvolatile semiconductor memory device, a program control circuit 1 sets the threshold of a first reference cell RFCO depending on the results obtained when a trimming sense amplifier 8 compares the thresholds of the first reference cell RFCO and the second reference cell SRC.例文帳に追加

この発明の不揮発性半導体メモリ装置では、トリム用センスアンプ８が第１のリファレンスセルＲＦＣ０のしきい値と第２のリファレンスセルＳＲＣのしきい値とを比較した結果に基いて、プログラム制御回路１は、書込回路ＷＣにより第１のリファレンスセルＲＦＣ０のしきい値を設定する。 - 特許庁

The semiconductor memory device comprises a first electrode film 16 formed on a substrate 11, a multilayer film 18 consisting of a ferroelectric film 15, and an insulating film 12 which are laminated on the first electrode film; and a second electrode film 17 selectively formed on the multilayer film 18.例文帳に追加

半導体記憶装置は、基板１１の上に形成された第１の電極膜１６と、第１の電極膜の上に強誘電体膜１５及び絶縁膜１２が積層されてなる積層膜１８と、積層膜１８の上に選択的に形成された第２の電極膜１７とを備えている。 - 特許庁

The GPU 18, when performing the geometry processing using the first data, imports the first data from the auxiliary storage device 19 to perform rendering and, when performing the geometry processing using the second data, imports the second data from the main memory 11 to perform rendering.例文帳に追加

ＧＰＵ１８は、第１データを用いてジオメトリ処理が行われた場合には補助記憶装置１９から第１データを取り込んでレンダリング処理を行い、第２データを用いてジオメトリ処理が行われた場合にはメインメモリ１１から第２データを取り込んでレンダリング処理を行う。 - 特許庁

A selection part 13 inputs therein the first image signal outputted by the format conversion part 11 and a second image signal outputted by the memory part 12, and selects either the first image signal or the second image signal based on an instruction on image signal selection and outputs it to the display device 4.例文帳に追加

選択部１３は、フォーマット変換部１１が出力する第１の画像信号と、記憶部１２が出力する第２の画像信号とを入力し、画像信号選択の指示に基づいて、第１または第２の画像信号のいずれか一方を選択して表示装置４へ出力する。 - 特許庁

A first control means opens a gate means and sends display data to a second control part to display the data when displaying and closes the gate means to disconnect the connection between the first control means and the inside of the second control means when performing memory access.例文帳に追加

第１の制御手段は、表示を行なう場合はゲート手段を開き、第２の制御部に表示データを送り込んで表示を行ない、メモリアクセスを行なう場合はゲート手段を閉じることにより第１の制御手段と第２の制御手段の内部との接続を分断する。 - 特許庁

The nonvolatile memory cell (60) has source/drain regions (40a, 40b), a channel region (70) consisting of a first part, a second part and a third part, a control gate electrode (54), and first and second conductive or nonconductive floating gates (36a, 36b) for storing charges formed in a semiconductor substrate (10).例文帳に追加

不揮発性メモリセル（６０）は半導体基板（１０）中に形成された、ソース／ドレイン領域（４０ａ、４０ｂ）と、第１部分、第２部分及び第３部分からなるチャンネル領域（７０）と、ゲート電極（５４）と、電荷を蓄積するための導電性又は非導電性の浮遊ゲート（３６ａ、３６ｂ）とを持つ。 - 特許庁

After the setting of the continuous advance-notice presentation is released, whether the continuous advance-notice presentation based on a first reserved memory should be newly executed or not is determined on condition that the variable display of the first special symbol can be executed with the termination of variable display of a second special symbol.例文帳に追加

また、連続予告演出の設定が解除された後、第２特別図柄の可変表示を終了して第１特別図柄の可変表示を実行可能な状態となったことを条件として、第１保留記憶にもとづく連続予告演出を新たに実行するか否かを決定する。 - 特許庁

At the time of starting, a system control part 2 records a data group of stages and playback priority order assigned to a track number of each animation track obtained by decoding the code of a modem signal recorded in a control data track of a video CD, as first control data in a first memory part.例文帳に追加

スタートに当たってシステム制御部２ＡはビデオＣＤの制御データトラックに記録されているモデム信号のコードを解読して得られた各動画トラックのトラック番号に割り当てられた、ステージ、再生優先順序のデータ群を第１のメモリ部に第１の制御データとして記録する。 - 特許庁

The flash memory device preserves the program voltage of a first high-voltage line during the previous program operation to a second high-voltage line connected to a second mat during a readout operation, and reutilizes it to generate the program voltage of the first high-voltage line during the next program operation.例文帳に追加

以前プログラム動作時に第１高電圧ラインのプログラム電圧を、読み出し動作の間に第２マットと連結される第２高電圧ラインに保存して、次のプログラム動作時に、第１高電圧ラインのプログラム電圧の発生のために再活用するフラッシュメモリ装置である。 - 特許庁

The first software for developing the information processing terminal is stored in a first area which is included in the memory before the mass production command execution part executes the mass production command and the second software to be executed after the information processing terminal is mass-produced is stored in a second area.例文帳に追加

量産化コマンド実行部が量産化コマンドを実行する前のメモリが有する第１の領域には、情報処理端末を開発するための第１のソフトウェアが格納され、第２の領域には、情報処理端末が量産された後に実行される第２のソフトウェアが格納されている。 - 特許庁

Then, the probability for the data held in the memory cell at powering up being set to "0" is made high by making the impedance of the first P channel-type MOS transistor 21 of the first inverter INV1 larger than the impedance of the second P channel-type MOS transistor 23 of the second inverter INV2.例文帳に追加

そして、第１のインバータＩＮＶ１の第１のＰチャネル型ＭＯＳトランジスタ２１のインピーダンスを、第２のインバータＩＮＶ２の第２のＰチャネル型ＭＯＳトランジスタ２３のインピーダンスより大きくすることにより、電源投入時にメモリセルに保持されるデータが「０」になる確率を高くした。 - 特許庁

When they match, of the stored data of the memory array 120, a first character string which matches longest starting from the retrieval start character of the input character string and a second character string which matches longest starting from the next character of the first character string are retrieved in a primary selector 130.例文帳に追加

一致していれば、メモリ配列１２０の格納データのうち、上記入力文字列の検索開始文字から始まり最長に一致する第１の文字列および該第１の文字列の次の文字から始まり最長に一致する第２の文字列の検索を一次セレクタ１３０で行う。 - 特許庁

A signal read section 200 includes: a line memory 203; a first switch 208 connected to the holding capacitors CT 101 to CT 116; a first common signal line 212 to which eight sets of the capacitors are connected; and a second switch 209 connected to a second common signal line 205.例文帳に追加

信号読み出し部２００は、ラインメモリ２０３と、その各保持容量ＣＴ１０１〜ＣＴ１１６に接続された第１のスイッチ２０８と、それが８個数接続されてなる第１の共通信号線２１２と、それを第２の共通信号線２０５に接続する第２のスイッチ２０９とを有する。 - 特許庁

A memory device comprises a substrate 100, a first electrode 110 which is extended vertically for the substrate 100, and a second electrode 120 which is extended vertically for the substrate 100 and is separated from the first electrode 110 with an electrode gap.例文帳に追加

メモリ素子は、基板１００と、基板１００に対して垂直方向に延長される第１電極１１０と、基板１００に対して垂直する方向に延長され、電極のギャップによって第１電極１１０と互いに離隔するように配置される第２電極１２０と有する。 - 特許庁

The nonvolatile variable resistance memory device including Cu_2O may include a lower electrode 20, a first Cu compound layer 22 disposed on the lower electrode 20, a second Cu compound layer 24 disposed on the first Cu compound layer 22, and an upper electrode 26 disposed on the second Cu compound layer 24.例文帳に追加

下部電極２０と、下部電極２０上に形成された第１銅化合物層２２と、第１銅化合物２２上に形成された第２銅化合物層２４と、第２銅化合物２４上に形成された上部電極２６と、を備えるＣｕ_２Ｏを含む不揮発性可変抵抗メモリ素子である。 - 特許庁

Selector switches are integrated monolithically in a circuit of CMOS technology for a memory cell device being electrically programmable and having at least first and second input terminals connecting with first (HV) and second (LV) voltage generators respectively and an output terminal (OUT).例文帳に追加

それぞれ第１（ＨＶ）および第２（ＬＶ）の電圧発生器に結合するために少なくとも第１および第２の入力端子、および出力端子（ＯＵＴ）を有する、電気的にプログラミング可能なメモリセル装置のためのＣＭＯＳ技術の回路にモノリシックに集積化されたセレクタスイッチ。 - 特許庁

The nonvolatile memory 100 includes a gate insulation layer 22 provided on the channel region of a semiconductor layer 10, a gate conductive layer 14 provided on the gate insulation layer 22, first conductivity type first and second impurity regions 34 and 24, and a bit conductive layer 80.例文帳に追加

不揮発性記憶装置１００は、半導体層１０のチャネル領域上に設けられたゲート絶縁層２２と、ゲート絶縁層２２上に設けられたゲート導電層１４と、第１導電型の第１および第２不純物領域３４，２４と、ビット導電層８０とを含む。 - 特許庁

Concerning this non-volatile semiconductor memory device, in the shoulder part of a first conductive wafer, electrons are transported through a first gate insulating film between a second conductive impurity region and a floating gate so that information can be written or erased.例文帳に追加

第１導電型半導体基板の肩部分において、第２導電型不純物領域と浮遊ゲートとの間で第１ゲート絶縁膜を介して電子の輸送を行うことにより情報の書き込み又は消去を行う不揮発性半導体記憶装置を提供する。 - 特許庁

Then matrix elements of the element matrix and the arrangement matrix are sequentially read out and stored in the first local memory, and in each reading, an element corresponding to a matrix element read out from the arrangement matrix in the first partial vector is multiplied by a matrix element read out from the element matrix.例文帳に追加

そして、要素行列および配置行列の行列要素を一部ずつ順次読み出して第１局所メモリに格納し、その読み出し毎に、第１部分ベクトルのうち配置行列から読み出した行列要素に対応する要素を、要素行列から読み出した行列要素に乗じる。 - 特許庁

Next, a plurality of address information related with the selected first apparatus group is obtained from a memory means to memorize a plurality of address information about each of the plurality of apparatuses, and at the same time, the obtained plurality of address information is output to a display means as a first address list.例文帳に追加

次に、複数の機器の各々につき複数のアドレス情報を記憶する記憶手段から、選択された第１の機器群に関する複数のアドレス情報を取得するとともに、取得した複数のアドレス情報を第１のアドレス一覧として表示手段に出力する。 - 特許庁

A switching signal generating circuit 7 generates a switching signal by using the synchronizing signal of the first video signal as a reference signal and a data changeover circuit 9 switches the first video signal and the second video signal read from the frame memory, thereby generating a 2-screen display signal.例文帳に追加

切り換え信号発生回路７により第１の映像信号の同期信号を基準とした切換え信号を作成し、これにより、第１の映像信号とフレームメモリから読み出した第２の映像信号とを、データ切換え回路９で切り換えて２画面表示信号を作成する。 - 特許庁

The arbitration part 108 arbitrates, when it receives the first access request and the second access request simultaneously, the order of outputting the first access request and the second access request according to a predetermined method to supply the requests to a second interface of the memory module 109.例文帳に追加

アクセス調停部１０８は、第１のアクセス要求と第２のアクセス要求とを同時に受け取った場合、所定の方法に従って第１のアクセス要求と第２のアクセス要求の出力順序を調停し、メモリモジュール１０９の第２のインタフェースに供給する。 - 特許庁

In an image data processing apparatus, the input image data of 5,120×3,840 pixels input to a first horizontal and vertical filter 101 are thinned out horizontally and vertically to 1/4 to be converted into the intermediate image data of 1,280×960 pixels, which are stored in a first memory 102.例文帳に追加

第１の水平垂直フィルタ１０１に入力された５１２０×３８４０画素の入力画像データは、水平および垂直方向にそれぞれ１／４に間引き処理されることによって、１２８０×９６０画素の中間画像データに変換され、第１のメモリ１０２に格納される。 - 特許庁

The method also includes allocating a portion of space in the first type of storage to serve as a cache memory during a write operation and/or a read operation, and reducing a latency associated with the response to a write request and/or a read request through performing the corresponding write operation and/or the read operation through the first type of storage.例文帳に追加

第１のタイプのストレージの一部を、書き込み動作および／または読み取り動作の間にキャッシュメモリとして割り当て、第１のタイプのストレージを通じた書き込み動作および／または読み取り動作を実行することによって、各要求の応答待ち時間を削減する。 - 特許庁

The optical disk playback device is provided with a phase difference count/phase difference information calculation part for calculating a phase difference based on a bank information signal indicating a deviation amount from a center value in the first-in first-out operation of the memory, the writing timing signal, and the reading timing signal.例文帳に追加

光ディスク再生装置は、前記メモリの前記先入れ先出し動作におけるセンタ値からの偏移量を示すバンク情報信号と、前記書き込みタイミング信号と、前記読み出しタイミング信号とに基づいて前記位相差を演算する位相差カウント・位相差情報演算部を具備する。 - 特許庁

A non-complementary comparator includes an evaluation element such as a memory cell, a differential amplifier or another type of circuit capable adapted to perform an evaluation function, and at least first and second input legs each coupled to a corresponding one of a first and second node of the evaluation element.例文帳に追加

非相補比較器は、メモリセル、差動アンプまたは評価機能を行なうのに適した他のタイプの回路等の評価エレメントと、評価エレメントの第１および第２のノードのうちの対応するノードに各々接続された少なくとも第１および第２の入力枝とを含む。 - 特許庁

A packet relay apparatus 100 includes: a buffer memory 122 including a plurality of queues for temporarily storing packets; and storage sections for storing a plurality of first queue lengths indicating respective queue lengths of the queues and a second queue length indicating a value corresponding to the sum total of the plurality of first queue lengths, respectively.例文帳に追加

パケット中継装置１００は、パケットが一時的に格納される複数のキューを含むバッファメモリ１２２と、各キューのキュー長をそれぞれ示す複数の第１のキュー長と、複数の第１のキュー長の合計に応じた値を示す第２のキュー長と、がそれぞれ記憶される記憶部とを備える。 - 特許庁

A commutation ticket issuing machine performing refund work by a plurality of refund classifications based on the remaining period of a commutation ticket is provided with a memory 121 stored with a first algorithm for performing refund work by the first refund classification, and a second algorithm for performing refund work by the second refund classification.例文帳に追加

定期券の残存期間に基づいた複数の払戻種別により払戻業務を行う定期券発行機は、第１払戻種別で払戻業務を行うための第１アルゴリズムと、第２払戻種別で払戻業務を行うための第２アルゴリズムとを記憶したメモリ１２１を備えている。 - 特許庁

The memory 42 of a recording circuit 40 collectively stores the sample value, the maximum value, the minimum value and the average value by each predetermined period outputted from an analogue/digital converter circuit 41 and the data showing an operation state outputted from an output control circuit 14, in a first-in first-out system.例文帳に追加

記録回路４０のメモリ４２は、アナログ・ディジタル変換回路４１から出力された所定期間毎のサンプル値、最大値、最小値及び平均値のディジタルデータと、出力制御回路１４から出力された動作状態を示すデータとを一緒に、先入れ先出し方式で記憶する。 - 特許庁

The ferroelectric memory device 1 comprises: a first interlayer insulating film 3; a ferroelectric capacitor 4; an insulating hydrogen barrier film 5; a second interlayer insulating film 6; and a contact hole 7 passing through the second interlayer insulating film 6, the insulating hydrogen barrier film 5, and the first interlayer insulating film 3.例文帳に追加

第１層間絶縁膜３と、強誘電体キャパシタ４と、絶縁性水素バリア膜５と、第２層間絶縁膜６と、第２層間絶縁膜６と絶縁性水素バリア膜５と第１層間絶縁膜３とを貫通するコンタクトホール７と、を備えた強誘電体メモリ装置１である。 - 特許庁

The reading process of a log is started by a PC client (a step S1), and when a first process and a second process are started on a multi-task system (a step S3), the first process and the second process simultaneously transfer communication contents to a shared memory at the time of performing communication through an IPC I/F (a step S4).例文帳に追加

ＰＣクライアントによってログの読み出しプロセスを起動し（ステップＳ１）、マルチタスクシステム上で第１プロセスと第２プロセスが起動されると（ステップＳ３）、第１プロセスと第２プロセスはＩＰＣ Ｉ／Ｆを介して通信をする際に、同時に通信内容を共有メモリに転送する（ステップＳ４）。 - 特許庁

In write operation, after a first potential is applied to well regions 52 an 55 in which memory cells are formed, or a substrate 51, the control circuit controls the well regions or the substrate 51 to be in a second potential (the second potential < the first potential), then applies the predetermined voltage to the word line and performs write operation.例文帳に追加

制御回路は、書き込み動作時、メモリセルが形成されたウェル領域５２、５５又は基板５１に第１電位を印加した後、ウェル領域又は基板５１を第２電位（第２電位＜第１電位）とし、この後、ワード線に所定の電圧を印加して書込み動作を行う。 - 特許庁

When the key is set for locking, a door is locked by a door opening/closing device 14, and a first key information item input by a key reading section 2 and a fixed information item stored in a nonvolatile memory section 6 beforehand are arithmetically operated by an arithmetic operation section 8, to thereby create first and second mixed information items.例文帳に追加

鍵を閉めた時にドア開閉装置１４によりドアをロックすると共に、鍵読取部２により入力される第１の鍵情報と予め不揮発性メモリ部６に記憶されている固定情報とを演算部８で演算して第１、第２の混合情報を作成する。 - 特許庁

To efficiently perform processing in hierarchizing processing including a first processing for image data, a second processing for the image data read from an image memory part using the processing result of the first processing and a processing of transferring and outputting the image data of a second processing result to the outside.例文帳に追加

画像データについての第１の処理と、その第１の処理の処理結果を用いて画像メモリ部から読み出した画像データについての第２の処理と、第２の処理結果の画像データを外部に転送出力する処理からなる階層化処理において、より効率よく処理を行える。 - 特許庁

This method for reusing a powder coating includes a process (S5) to blend a plurality of different kinds of the primary color coatings to manufacture the first toning coating and a process (S7) to store the blending ratio or the composition ratio of the primary color coatings of the first toning coating material into computer-readable memory.例文帳に追加

この方法は、複数種類の原色塗料を配合して第１調色塗料を作成する工程（Ｓ５）と、前記第１調色塗料に於ける原色塗料の配合比或いは組成比をコンピュータ読み取り可能メモリへ記憶する工程（Ｓ７）とを有する。 - 特許庁

The semiconductor memory device includes first and second diodes serially connected between two power sources having different potentials, formed of a nanowire, and presenting a negative differential resistance, and a selective transistor connected to a connection part of the first diode and the second diode.例文帳に追加

２つの異なる電位の電源間に直列接続され、ナノワイヤで形成され、負性微分抵抗を示す第１および第２のダイオードと、第１のダイオードと第２のダイオードとの接続部に接続される選択トランジスタと、を有することを特徴とする半導体記憶装置である。 - 特許庁