「first memory」に関連した英語例文の一覧と使い方(76ページ目) - Weblio英語例文検索

After ending record processing of the first copy, the recorder body 1 decodes the encoded data stored in the image memory 16 at the high speed codec section 17, records the decoded data in the page memory 21 and then inputs that data to the printer 20 thus performing record processing of second and subsequent copies.例文帳に追加

また、装置本体１は、１部目の記録処理が終了した後に、画像メモリ１６に蓄積しておいた符号化データを高速コーデック部１７によって復号してページメモリ２１に記録させた上でプリンタ２０へ入力して２部目以降の記録処理を行なう。 - 特許庁

The flash memory device has an interface circuit which sequentially receives an instruction and an address in synchronization with an external system clock after predetermined, first latency from a point when a chip enable signal is activated, in reading operation, programmed operation and erasing operation of a flash memory cell array.例文帳に追加

フラッシュメモリセルアレイ、読み取り動作、プログラム動作及び消去動作時に、チップイネーブル信号が活性化される時点から所定の第１レイテンシ後に、外部システムクロックに同期して命令とアドレスとを順次に受信するインターフェース回路を備えることを特徴とするフラッシュメモリ装置。 - 特許庁

(a) HA renders a primitive stream to a sample, (b) HA stores the sample to the sample memory region, (c) HA reads the sample from the sample memory region on the basis of sample programmable density for generating a pixel to be filtered, and (d) HA stores the pixel to a first buffer of the display region.例文帳に追加

ＨＡは、（ａ）プリミティブのストリームをサンプルにレンダリングし、（ｂ）サンプルをサンプル記憶域に格納し、（ｃ）ピクセルを生成するためにプログラム可能サンプル密度に基づいてサンプル記憶域からサンプルを読み取ってフィルタリングし、（ｄ）表示領域の第１のバッファにピクセルを格納する。 - 特許庁

An address supply circuit 1 supplies, as addresses, horizontal and vertical addresses of 9 bits to a first hierarchy memory 2 and supplies, as an address, high-order 8 bits except for the least significant bits of the horizontal address or vertical address to a second hierarchy memory 3.例文帳に追加

アドレス供給回路１は、第１階層メモリ２に対して、９ビットの水平アドレスおよび垂直アドレスをアドレスとして供給するとともに、第２階層メモリ３に対して、水平アドレスまたは垂直アドレスそれぞれの最下位ビットを除く上位８ビットをアドレスとして供給する。 - 特許庁

The signal output part outputs a first signal designating the timing of writing data to the single address in the case of DMA transfer to the memory from a transfer source, and output a second signal designating the timing of reading the data from the single address in the case of DMA transfer to the transfer destination from the memory.例文帳に追加

信号出力部は、転送元からメモリへのＤＭＡ転送時には上記１つのアドレスにデータを書き込むタイミングを指定する第１信号、メモリから転送先へのＤＭＡ転送時には上記１つのアドレスからデータを読み出すタイミングを指定する第２信号を出力する。 - 特許庁

A vector between the video signal from the first frame memory 3 which is one frame delayed behind the video signal from the signal input unit 1 and the video signal from the second frame memory 3 which is two frames delayed behind the video signal from the signal input unit 1 is detected as a motion vector.例文帳に追加

信号入力部１からの映像信号よりも１フレ-ム分遅延された第１フレ-ムメモリ３からの映像信号と、信号入力部１からの映像信号よりも２フレ-ム分遅延された第２フレ-ムメモリ５からの映像信号との間のベクトルを、動きベクトルとして検出する。 - 特許庁

To provide a method for forming the dielectric layer of a semiconductor memory device, which enhances the electrical characteristics of the semiconductor memory device by densifying the film when a dielectric layer having a laminate structure of first, second and third insulating layers is formed.例文帳に追加

第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜の積層構造を有する誘電体膜を形成するにあたり、膜質を緻密化させることにより、半導体メモリ素子の電気的特性を向上させることができる半導体メモリ素子の誘電体膜形成方法を提供する。 - 特許庁

To provide structure without a problem also on electric noise by surely performing positioning of housing and a substrate and positioning of housings of a memory card slot and fixing bundle wire to the sheet metal side of a main body as structure capable of fixing the substrate of the memory card slot to the main body first.例文帳に追加

メモリーカードスロットの外装と基板との位置合わせと、外装同士の位置合わせを確実に行うと同時に、メモリーカードスロットの基板を本体に先に固定出来る構成として束線を本体板金側に固定して電気ノイズ上も問題ない構成を提供する。 - 特許庁

While a plurality of memory cards M are stored in the cassette 9, a memory card M at the lowermost end is pushed by the first feeding claw 2 toward the processing part 3 side to be discharged from the discharging part 9a of the cassette 9 sequentially, and fed along the guide rail 1 to the processing part 3.例文帳に追加

カセット９内に複数のメモリカードＭが収容された状態で、最下端のメモリカードＭは第１の送りつめ２によって処理部３側に押されてカセット９の排出部９ａから順次排出され、ガイドレール１に沿って処理部３に供給される。 - 特許庁

First memory card reinforcement parts 64 and 65 disposed near an insertion port of the insertion part 30 and second memory card reinforcement parts 66 and 67 disposed at the end of the insertion part 30 are integrally formed on both sides of a recessed part 62 formed on an upper surface of the lower case 60.例文帳に追加

下ケース６０の上面に形成された凹部６２の両側には、挿入部３０の挿入口付近に配された第１のメモリカード補強部６４，６５と、挿入部３０の奥側に配された第２のメモリカード補強部６６，６７が一体的に形成されている。 - 特許庁

Then, an insert control unit 28 (a data insert unit 26 and a read out control unit 12) divides the image data held by the second memory 22 for every blanking period in each period of the second frame synchronizing signal to the image data read out from the first memory 4.例文帳に追加

そして、挿入制御部２８（データー挿入部２６と読み出し制御部１２）は、第１のメモリー４から読み出された映像データーに対して第２のフレーム同期信号の各周期におけるブランキング期間ごとに、第２のメモリー２２が保持している映像データーを分割して挿入する。 - 特許庁

A semiconductor device (210) is formed by including a memory (102) which can store a program, a CPU (101) capable of executing a program stored in the memory, and first external terminals (EX_D, EX_CS, EX_WE, and EX_OE) coupled with the bus for coded data that can transmit data stream.例文帳に追加

プログラムを格納可能なメモリ（１０２）と、上記メモリに格納されているプログラムを実行可能なＣＰＵ（１０１）と、データストリームを伝達可能な符号データ用バスに結合される第１外部端子（ＥＸ＿Ｄ、ＥＸ＿ＣＳ、ＥＸ＿ＷＥ、ＥＸ＿ＯＥ）とを含んで半導体装置（２１０）を形成する。 - 特許庁

After the end of the write-in processing by the first write-in processing unit, a second write-in processing unit writes the data of the virtual memory determined from the write-in position stored in the write-in position memory in one of the virtual memorys in which write-in instruction has not been executed yet.例文帳に追加

第２の書き込み処理部は、第１の書き込み処理部による書き込み処理が終了した後に、書き込み位置記憶部に記憶された書き込み位置から決定される仮想記憶部のデータを、書き込み命令が未だ実行されていない一方の仮想記憶部に対して書き込む。 - 特許庁

The semiconductor recording device includes: a flash memory 18 for recording user data and parity data; an external interface unit 10 which receives a first write command for instructing recording of the user data onto the flash memory 18; and a block managing unit 12 which manages management information indicating whether parity data is valid or invalid.例文帳に追加

ユーザデータ及びパリティデータを記録するためのフラッシュメモリ１８と、フラッシュメモリ１８にユーザデータの記録を指示する第１のライトコマンドを受信する外部インターフェイス部１０と、パリティデータの有効又は無効を示す管理情報を管理するブロック管理部１２とを備える。 - 特許庁

To efficiently access a memory by extending an area to be read from an external memory, with access granularity in accordance with the results of a rough search executed first, in hierarchical motion detection using the rough search using a reduced image and a detail search using an original image.例文帳に追加

本発明の課題は、縮小画像を用いる粗探索と元画像を用いる詳細探索による階層型の動き検出において、先行して行われる粗探索結果から外部メモリから読み出すべき領域をアクセス粒度で行うことにより効率よくメモリアクセスを行うことを目的とする。 - 特許庁

On the other hand, in controlling data transfer between a first area and a second area of a memory 2, the DMAC 10A selects a pulse signal PWM generated in a variable pulse generating part 5 by a selector 17 and controls the data transfer within the memory 2 according to timing of the pulse signal PWM.例文帳に追加

一方、ＤＭＡＣ１０Ａは、メモリ２の第１領域と第２領域との間のデータ転送を制御する場合、セレクタ１７によって可変パルス生成部５で生成されたパルス信号ＰＷＭを選択し、このパルス信号ＰＷＭのタイミングに従ってメモリ２内のデータ転送を制御する。 - 特許庁

When one or more images following the first image are received, one or more panorama parameters between the present image and the previous image stored in the memory are calculated, and the present image is stored in the memory, together with the one or more panorama parameters.例文帳に追加

該第一画像の後の１個又はそれ以上のその後の画像が受取られると、現在の画像とメモリ内に格納されている前の画像との間の１個又はそれ以上のパノラマパラメータを計算し、且つ現在の画像を該１個又はそれ以上のパノラマパラメータと共にメモリ内に格納する。 - 特許庁

At the time, the memory connected to the output in the previous process is connected to the first input of the processor, the memories are successively switched and connected to the second to (n-2)th input, and the memory connected to the (n-1)th input is switched and connected to the output of the processor.例文帳に追加

そのとき、１プロセス前に出力と接続していたメモリをプロセッサの第１番目の入力に接続し、順次メモリを第２〜（ｎ−２）番目の入力に順次切替接続して、第（ｎ−１）番目の入力に接続していたメモリをプロセッサの出力に切替接続するようにした。 - 特許庁

The first kind ferroelectric memory MC1 is provided with such an adhesion layer 25 being in contact with the lower surface of a lower electrode 24 that is made of titanium oxide, and the second ferroelectric memory MC2 is provided with such an adhesion layer 26 being in contact with the lower surface of the lower electrode 24 that is made of tantalum oxide.例文帳に追加

第１種の強誘電体メモリ素子ＭＣ１は、例えば下部電極２４の下面に接触する密着層２５が酸化チタンで形成されており、第２種の強誘電体メモリ素子ＭＣ２は、下部電極２４の下面に接触する密着層２６が酸化タンタルで形成されている。 - 特許庁

The memory region AR1 includes a memory columnar semiconductor layer 35 which extends in a vertical direction, a charge storage layer 34b formed surrounding a side surface thereof, and first to fourth word line conductive layers 31a to 31d formed surrounding the charge storage layer 34c.例文帳に追加

メモリ領域ＡＲ１は、垂直方向に延びるメモリ柱状半導体層３５と、その側面を取り囲むように形成された電荷蓄積層３４ｂと、電荷蓄積層３４ｃを取り囲むように形成された第１〜第４ワード線導電層３１ａ〜３１ｄとを備える。 - 特許庁

A control circuit 11 detects short circuit between sub-bit lines SBL_R and SBL_P connected to the first and second transistors, respectively by comparing current caused to flow to the memory cell when energizing one transistor with current caused to flow to the memory cell when energizing the both transistors.例文帳に追加

制御回路１１は、一方のトランジスタに通電したときにメモリセルに流れる電流と、両方のトランジスタに通電したときにメモリセルに流れる電流とを比較することによって、第１および第２のトランジスタにそれぞれ接続されるサブビット線ＳＢＬ＿Ｒ，ＳＢＬ＿Ｐ間のショートを検出する。 - 特許庁

All the thread colors included in the sewing data of selected embroidery patterns are stored in a sewing thread color memory (S11, S12), and it is checked up whether or not all of the first six colors stored in the sewing thread color memory are already stored in a needle bar thread color table (S13).例文帳に追加

選択された刺繍模様の縫製データに含まれる糸色の全てが縫製糸色メモリに記憶され（Ｓ１１，Ｓ１２）、縫製糸色メモリに記憶された複数色のうち、最初から６色分の糸色の全てが針棒糸色テーブルに既に記憶されているか照合される（Ｓ１３）。 - 特許庁

The image encoding device is provided with a block memory 1, maximum/minimum value detecting part 2, first threshold calculating part 3, average value calculating part 4, frequency calculating part 5, reference value calculating part 6, correction information generating part 7, second threshold calculating part 8, quantizing part 9 and encoding memory 10.例文帳に追加

画像符号化装置の構成はブロックメモリ１、最大・最小値検出部２、第１閾値算出部３、平均値算出部４、頻度算出部５、基準値算出部６、補正情報生成部７、第２閾値算出部８、量子化部９、符号メモリ１０を備えて構成される。 - 特許庁

The SD memory cards MC1, MC2 are provided with a plurality of recess parts 110 where a first and a second contact pads are positioned, and a back and forth dimension of the recess part 110 of the SD memory card MC2 is set up larger than that of the recess part 110 of the SD card MC1.例文帳に追加

ＳＤメモリカードＭＣ１，ＭＣ２には、第１および第２コンタクトパッドが配置される複数の凹所１１０が凹設され、またＳＤメモリカードＭＣ２の凹所１１０の前後方向寸法はＳＤメモリカードＭＣ１の凹所１１０の前後方向寸法よりも大きく設定してある。 - 特許庁

When the PC2 reads the data in the memory card 3, a controller 10 divides a buffer 24 into a first buffer 21 and a second buffer 22 according to the rate of the speed of processing 12 for reading the data from the memory card 3 to the speed of processing 13 for transferring the read data to the PC2.例文帳に追加

ＰＣ２がメモリカード３内のデータを読み出す場合、コントローラ１０は、メモリカード３からデータを読み込む処理１２の速度と、読み込んだデータをＰＣ２に転送する処理１３の速度との比に応じて、バッファ２４を第１バッファ２１と第２バッファ２２に分割する。 - 特許庁

A non-volatile memory 10 is constituted of plural flip-flop connected to each other end of each bit line other than a first register 11 consisting of plural flip-flop connected to each one end of each bit line 2 of a memory cell array 1, and is provided with a second register 12 for testing the discontinuity of each bit line 2.例文帳に追加

不揮発性メモリ１０は、メモリセル・アレイ１の各ビット線２の各一端と接続される複数のフリップ・フロップからなる第１レジスタ１１の他に、各ビット線２の各他端と接続される複数のフリップ・フロップからなり、各ビット線２の断線検査用の第２レジスタ１２を備えている。 - 特許庁

When the printing data is developed into the image data, a first mode for performing the development-processing using the memory area of the external storage and a second mode for performing the development-processing using the memory area of the inside of the printer are switched each other, thereby the above development-processing is performed.例文帳に追加

ここで、印刷データの画像データへの展開処理時に、外部記憶装置の記憶領域を用いて展開処理を行う第１のモードと、印刷装置内部の記憶領域を用いて展開処理を行う第２のモードとを切り替えて上記展開処理が行われる。 - 特許庁

When the display command data is transmitted to a processor unit 2 from a main control circuit MC, the processor unit 2 produces the image display data on a first memory region (video RAM 7, pallet RAM 9) and on a second memory region (video RAM 8, pallet RAM 10) alternately based on the display command data.例文帳に追加

主制御回路ＭＣから表示指令データがプロセッサユニット２に送信されると、プロセッサユニット２は表示指令データに基づいて第１のメモリ領域（ビデオラム７、パレットラム９）及び第２のメモリ領域（ビデオラム８、パレットラム１０）に交互に画像表示データを作成する。 - 特許庁

The in-vehicle navigation device comprises: a memory means; a route information memory means for storing the route search results from a first spot to a second spot as the string of the going route link; an own car position detection means; a communication means for acquiring the traffic regulation information from outside; and a control means.例文帳に追加

車載用ナビゲーション装置は、メモリ手段と、第１の地点から第２の地点に向けて行った経路探索結果を往路リンクの列として格納する経路情報記憶手段と、自車位置検出手段と、交通規制情報を外部から取得する通信手段と、制御手段とを有する。 - 特許庁

In an image reading apparatus capable of reading a long-sized document, first of all, image data can be inputted/outputted and further, there are provided an image input memory and memories for compressing image data, storing the compressed image data, transferring the compressed data to the storage memory and inputting/outputting the data.例文帳に追加

長尺原稿を読み取り可能な画像読み取り装置において、まず、画像データの入出力をできるようにすることと、さらに、画像入力用メモリと、画像データを圧縮、前記圧縮画像データを格納、圧縮データの蓄積用メモリへの転送、入出力用メモリを備えることにある。 - 特許庁

When it is recognized that IF branch is generated based on an arithmetic result obtained by a first arithmetic/sum of products calculating unit 43, a controller 324 allows a program storage memory 231 to store an instruction to be fetched from a program memory 1 afterwards, that is, an instruction at the destination of branch.例文帳に追加

第１算術／積和演算ユニット４３での演算結果に基づきＩＦ分岐が発生したことを認識した場合に制御器２３４は、その後にプログラムメモリ１からフェッチされる命令、すなわち分岐先の命令をプログラム格納メモリ２３１に記憶させておく。 - 特許庁

Next, voltage applied to cells and a voltage applying time are set to changed second write-in conditions by write-in control section 10 in accordance with the time required for writing a whole memory cell of the first group, memory cells of the second group are successively selected and write-in is performed with this conditions.例文帳に追加

次に、書込制御部１０により第１のグループのメモリセル全体の書き込みに要した時間に応じてセルヘの印加電圧、電圧印加時間を変更した第２の書き込み条件に設定し、この条件にて第２のグループのメモリセルを順次選択して書き込みを行う。 - 特許庁

The comparison part 30 performs first comparison processing for determining whether or not all of the memory data match one another, and second comparison processing for determining whether or not the memory data of each of the plurality of blocks match the register data written in the register associated with the block.例文帳に追加

比較部３０は、全てのメモリーデータが一致するか否か判定するための第１の比較処理と、複数のブロックの各ブロックについて当該ブロックのメモリーデータと当該ブロックに対応づけられたレジスターに書き込まれたレジスターデータとが一致するか否かを判定するための第２の比較処理を行う。 - 特許庁

The device includes a memory structure arranged between a first electrode and a second electrode, and the distribution density of resistance levels in the memory structure around the minimum value of the resistance level is higher than that in the vicinity of the maximum value of the resistance level.例文帳に追加

この装置は、第１電極及び第２電極間に配置されるメモリ構造体（ｍｅｍｏｒｙ ｓｔｒｕｃｔｕｒｅ）を含み、メモリ構造体の抵抗レベルの分布密度は、抵抗レベルの最大値より抵抗レベルの最小値近辺でより高い分布密度を有するメモリ構造体を含む。 - 特許庁

In a first test mode, an ordinary scanning test is conducted, and in a second test mode, the BIST signal is outputted in parallel from the parallel access memory BIST circuit 3, a sector 4 selects the BIST signal to output to the input side scanning FF group 9A, which conducts the test of the memory block 10.例文帳に追加

第１のテストモードでは通常のスキャンテストが行われ、第２のテストモードでは、パラレルアクセスメモリＢＩＳＴ回路３からＢＩＳＴ信号がパラレルに出力され、セレクタ４がこのＢＩＳＴ信号を選択し、入力側スキャンＦＦ群９Ａに出力し、メモリブロック１０のテストを実行する。 - 特許庁

A calculation section 1102 uses a decoding halfway result D1101 supplied from a decoding halfway result storage memory 1104 via a cyclic shift circuit 1101 to carry out a first arithmetic operation corresponding to three check node arithmetic operations and stores a decoding halfway result D1102 obtained as a result into a decoding halfway result storage memory 1103.例文帳に追加

計算部1102は、復号途中結果格納用メモリ1104からサイクリックシフト回路1101を介して供給される復号途中結果D1101を用いて、３つのチェックノード演算に対応する第１の演算を行い、その結果得られる復号途中結果D1102を復号途中結果格納用メモリ1103に記憶させる。 - 特許庁

An encode section 111 acquires a received frame via a switch SW2 from a first memory 106 for storing a plurality of frames, and acquires one reference frame selected by a switch SW4 from a plurality of reference frames stored in a second memory 113 for storing a plurality of frame.例文帳に追加

エンコード部１１１は、第１複数フレーム格納用メモリ１０６からスイッチＳＷ２を介して入力フレームを取得すると共に、第２複数フレーム格納用メモリ１１３に格納されている複数の参照フレームの中からスイッチＳＷ４により選択した一の参照フレームを取得する。 - 特許庁

At the time of writing data for a memory transistor 5 in a semiconductor device 1, a writing voltage Vpp having a value (Vb+Vc1+Vc2) obtained by adding a first capacitor voltage Vc1 and a second capacitor voltage Vc2 to a fixed reference voltage Vb is applied to the control gate 13 of the memory transistor 5.例文帳に追加

半導体装置１では、メモリトランジスタ５に対するデータの書き込み時に、メモリトランジスタ５のコントロールゲート１３に、書き込み電圧Ｖppとして、一定の基準電圧Ｖbに第１キャパシタ電圧Ｖc１および第２キャパシタ電圧Ｖc２を加えた値（Ｖb＋Ｖc１＋Ｖc２）が印加される。 - 特許庁

In one embodiment, the TTS system includes a first memory adapted to store a text information database, a secondary memory adapted to store grammar rules, and a receiver adapted to receive update data regarding the grammar rules.例文帳に追加

一実施形態において、テキスト読み上げ（ＴＴＳ）システムは、テキスト情報データベースを格納するように構成された第１メモリと、複数の文法規則を格納するように構成された第２メモリと、文法規則に関する更新データを受信するように構成された受信部とを具備する。 - 特許庁

The actuator is provided with a flexible sheet 21 having a movable part 21a supported by a non-movable part 21b; a first shape memory alloy wire 22 stitched to the movable part 21a with a seam width larger at a lower side than at an upper side; and a second shape memory alloy wire 23.例文帳に追加

非可動部２１ｂに支持された可動部２１ａを有する可撓性シート２１と、可動部２１ａに縫い目幅が上面側よりも下面側の方が大とされて縫い付けられた第１の形状記憶合金ワイヤ２２と、第２の形状記憶合金ワイヤ２３とよりなる。 - 特許庁

A digital picture element signal of a specific address from an analog-digital converter 9 is fed to an IIR image filter computing unit 31, firstly multiplied by a filter coefficient (α) of the specific address from a first filter coefficient frame memory 32, and fed to and stored in an frame memory 11 via a adder 16.例文帳に追加

ＡＤ変換器９からの特定アドレスのディジタル画素信号は、ＩＩＲ画像フィルタ演算器３１に供給され、まず、第１のフィルタ係数フレームメモリー３２からの該特定アドレスのフィルタ係数（α）と乗算され、加算器１６を介してフレームメモリー１１に供給されて記憶される。 - 特許庁

When one macro block consists of 16×16 pixels (bytes) and macro blocks are stored in a frame memory consisting of a DRAM(dynamic random access memory) or the like, addresses are successively assigned in the ascending order, for example, addresses 0000 to 0255 are assigned to a first macro block and addresses 0256 to 0512 are assigned to a second macro block.例文帳に追加

１マクロブロックが１６×１６ピクセル（byte）で構成され、そのマクロブロックをDRAMなどから構成されるフレームメモリに記憶させる際、第１マクロブロックは、アドレス００００乃至０２５５に、第２マクロブロックは、アドレス０２５６乃至０５１２といったふうに、順次、昇順にアドレスが割り振られ、記憶されていく。 - 特許庁

The display device 10 stores receipt print data 31 in a memory 13 in response to reception of the receipt print data 31 from the POS register 2, displays the information on a display 14, and transmits the receipt print data 31 stored in the memory 13 to the printer 20 in response to operation on a first button 32a.例文帳に追加

表示装置１０は、ＰＯＳレジスタ２からレシート印刷データ３１を受信するとレシート印刷データ３１をメモリ１３に記憶し、その情報をディスプレイ１４に表示し、第１のボタン３２ａが操作されるとメモリ１３に記憶されたレシート印刷データ３１をプリンタ２０に送信する。 - 特許庁

First memory access means MA1-1, MA1-2 operate independently of the arithmetic processing means 6, 7, acquire image data from a memory 8 through a bus abreast of image processing of the arithmetic processing means 6, 7, and supplies the image data to the arithmetic processing means 6, 7 without through the bus.例文帳に追加

第１のメモリアクセス手段ＭＡ１−１，ＭＡ１−２は、演算処理手段６，７とは独立に動作し演算処理手段６，７の画像処理と並行して、バスを介してメモリ８から画像データを取得しバスを介さずに演算処理手段６，７に供給する。 - 特許庁

The decoder 30 is configured such that a first mode of successively reading out the voice data Dm1 written into the memory unit 20 by the CPU 112 and decoding the voice data and a second mode of repeating processing of reading the voice data Dm1 written into the memory unit 20 and decoding the voice data can be switched.例文帳に追加

デコーダ３０は、ＣＰＵ１１２によってメモリユニット２０に書き込まれた音声データＤｍ１を、順次読み出してデコードする第１モードと、メモリユニット２０に書き込まれた音声データＤｍ１を読み出してデコードする処理を繰り返す第２モードと、が切りかえ可能に構成される。 - 特許庁