「first memory」に関連した英語例文の一覧と使い方(75ページ目) - Weblio英語例文検索

In a first memory cell 10, access transistor Tr11, an access transistor Tr12, driver transistor Tr13, and driver transistor Tr14 are disposed in this order along its longitudinal direction.例文帳に追加

第１のメモリセル１０には、その長手方向に沿ってアクセストランジスタＴｒ１１、アクセストランジスタＴｒ１２、ドライバトランジスタＴｒ１３及びドライバトランジスタＴｒ１４がこの順で配置されている。 - 特許庁

It was added to allow thread stacks to be allocated somewhere in the first 2GB of memory, so as to improve context-switch performance on some early 64-bit processors. 例文帳に追加

このフラグが追加されたのは、スレッドのスタックをメモリの先頭 2GB 以内のどこかに割り当てることで、初期のいくつかの 64 ビットプロセッサにおけるコンテキストスイッチの性能問題を改善するためである。 - JM

An organic memory device 100 includes an organic active layer 20 containing an iridium organometallic compound and a conductive polymer between a first electrode 10 and a second electrode 30.例文帳に追加

第１電極１０と第２電極３０との間にイリジウム有機金属化合物及び伝導性高分子を含む有機活性層２０を含んで有機メモリ素子１００を構成する。 - 特許庁

A printer A that is a first peripheral device acquires a device setting file from a USB memory (1); performs setup according to setting information in the device setting file (2); and performs self-check (3).例文帳に追加

第１の周辺装置である印刷装置Ａは、（１）ＵＳＢメモリから装置設定ファイルを入力し、（２）装置設定ファイル内の設定情報に従ってセットアップし、（３）セルフチェックする。 - 特許庁

The first and second contact terminals 14, 15 contactable with the respective electrodes of the two kinds of memory cards are sequential disposed in an insertion direction of the card inside a slot 16 of the contact device.例文帳に追加

コンタクト装置のスロット１６内には、２種類のメモリカードのそれぞれの電極と接触可能な第１及び第２のコンタクト端子１４、１５が、カードの挿入方向に順次に配設される。 - 特許庁

The level detection circuit 2 is provided with a first level detection section 21 performing a level detection at a memory access and a second level detection section 22 performing a level detection at a standby.例文帳に追加

レベル検知回路２は、メモリアクセス状態のときにレベル検知を行う第１のレベル検知部２１と、スタンドバイ状態のときにレベル検知を行う第２のレベル検知部２２とを有する。 - 特許庁

In a first memory macro 11, a sleep release detection circuit 18 detects a third delayed sleep signal SLPt3 that is output to the gate of a fourth transistor in a virtual power supply circuit 23.例文帳に追加

第１メモリマクロ１１において、スリープ解除検出回路１８は、仮想電源回路２３の第４トランジスタのゲートに出力される第３遅延スリープ信号ＳＬＰｔ３を検出する。 - 特許庁

The phase-change memory cell 200a includes a first electrode 202, a dielectric material layer 204, a spacer material layer 206, a phase-change layer 208, and a second electrode 210.例文帳に追加

相変化メモリセル２００ａは、第１の電極２０２、誘電体材料層２０４、スペーサ材料層２０６、相変化材料層２０８、および第２の電極２１０を有している。 - 特許庁

A CPU 10 executes one of the first program and the second program based on a memory map where the addresses of the flash ROM 14 and the IC card 9 are logically arranged.例文帳に追加

ＣＰＵ１０は、フラッシュＲＯＭ１４とＩＣカード９とのアドレスが論理的に配置されたメモリマップに基づいて、第１のプログラム及び前記第２のプログラムのいずれか一方を実行する。 - 特許庁

A second address forming circuit 4 forms a second address based on the first address, while a natural image memory 2 supplies to the data selector 7 the natural image data corresponding to the second address.例文帳に追加

第２のアドレス生成回路４は第１のアドレスに基づいて第２のアドレスを生成し、自然画用メモリ２は第２のアドレスに対応する自然画像データをデータセレクタ７に供給する。 - 特許庁

A memory card slot 13 and a stroboscope 15 are disposed on both sides at the inside of a housing 11 by holding the plane of the photographing lens device 12 including the first and second optical axes OA1 and OA2.例文帳に追加

撮影レンズ装置１２の第１及び第２光軸ＯＡ１、ＯＡ２を含む平面を間に挟んで、筐体１１内の両側に、メモリーカード用スロット１３とストロボ１５とが配設される。 - 特許庁

A refresh prohibition part of the control board prohibits refresh of all areas, except at least the work area, of the first volatile memory in the power-saving operation mode (step S25).例文帳に追加

制御基板のリフレッシュ禁止部は、省電力動作モードにおいて、第１揮発性メモリの全領域のうち、少なくともワーク領域を除いてリフレッシュを禁止する（ステップＳ２５）。 - 特許庁

When the digital certificate is received by the computer device, it is determined whether the digital certificate data in the digital certificate is stored in a first memory storage in the computer device.例文帳に追加

コンピュータ機器がデジタル証明書を受信したときに、そのデジタル証明書の中のデジタル証明データが、コンピュータ機器の第一メモリストア中に格納されているかどうかを判定する。 - 特許庁

A memory device includes a plate voltage supplying circuit connected to the plate line PL and it supplies either voltage of a first voltage or a second voltage to the plate line PL.例文帳に追加

メモリ装置はそれにプレートラインＰＬに連結されたプレート電圧供給回路を含み、それはプレートラインＰＬへ第１電圧と第２電圧との中一つの電圧を供給する。 - 特許庁

An unlocking signal including the password code is transmitted to the door locking device by pushing the first button, and the password code is compared with a plurality of password codes stored in the memory.例文帳に追加

第一ボタンを押すことにより、暗証コードを含む解錠信号が、前記ドア施錠装置に送信され、その暗証コードが、メモリに格納されている複数の暗証コードと比較される。 - 特許庁

A memory 12 stores the quantization table data of a frame received at first as default table data, and the image decoder attains decode processing of a plurality of frames by using the default table data.例文帳に追加

最初に入力されたフレームが持つ量子化テーブルデータをデフォルトテーブルデータとしてメモリ１２に保存しておき、このデフォルトテーブルデータを用いて複数フレームの復号処理を達成する。 - 特許庁

In a nonvolatile semiconductor memory device 10, an active region 12 having a first width W1 is separated by an element isolation layer 13 formed on a principal surface of a semiconductor substrate 11.例文帳に追加

不揮発性半導体記憶装置１０では、第１の幅Ｗ１を有する活性領域１２が、半導体基板１１の主面に形成された素子分離層１３で分離されている。 - 特許庁

A first control device 6 detects a force which a driver applies on the steering wheel 2 by a torque sensor 18, and compares that with data stored in a memory 50 by a torque comparing means 47.例文帳に追加

第一の制御装置６は、トルクセンサ１８で運転者がステアリングホイール２にかけている力を検出し、トルク比較手段４７でメモリ５０に予め格納されているデータと比較する。 - 特許庁

The angle difference detector takes in the second reference coordinates set in the second object to be measured and obtains the angle difference between the first reference coordinates and the second reference coordinates of the reference coordinates memory.例文帳に追加

角度差検出部は、第２被測定物に設定された第２基準座標を取り込み、基準座標記憶部の第１基準座標と、第２基準座標との角度差を求める。 - 特許庁

When a shunt resistor 4 is heated by the overcurrent of a motor 1, this heat is transmitted to a first shape memory alloy 6a so that the alloy 6a rises its temperature.例文帳に追加

モータ１における過電流にともなってシャント抵抗４が発熱すると、これが第１の形状記憶合金６ａに伝達されて第１の形状記憶合金が温度上昇する。 - 特許庁

A first multiplexer/demultiplexer 12 encodes data sequence and generates data signal of an appropriate current/voltage level for data transmission on an internal data transmission path 10 of a semiconductor memory.例文帳に追加

半導体メモリーの内部データ伝送経路１０上でのデータ伝送のために、第１マルチプレクサ／デマルチプレクサ１２が、データシーケンスを符号化し、適切な電流・電圧レベルのデータ信号を生成する。 - 特許庁

Image data is displayed on the display mode panel, and the image data is stored in the same shared memory when the display mode panel is either one of the first and second display panels.例文帳に追加

画像データは、前記ディスプレイモードパネル上にディスプレイされ、画像データは、ディスプレイモードパネルが第１及び第２ディスプレイパネルのうち何れか一つである時、同じ共有メモリに保存される。 - 特許庁

The host computer 20 reads the corresponding data from the cache memory by the address and the size, generates a second CRC code and compares it with the previously informed first redundant code (B5 to B8).例文帳に追加

ホストコンピュータ２０は、このアドレス、サイズによりキャッシュメモリから対応するデータを読み出して第２のＣＲＣコードを生成し、先に通知された第１の冗長コードと比較する（Ｂ５〜Ｂ８）。 - 特許庁

After that, when look-ahead of data is performed until the finish address of the first layer, a layer jump is performed while reproducing the data accumulated in the memory, and data of the second layer is reproduced at normal reproducing speed.例文帳に追加

その後、第１層の終了アドレスまでデータを先読みしたとき、メモリに蓄積されたデータを再生しながら、レイヤジャンプを行い、第２層のデータを通常の再生速度で再生する。 - 特許庁

An ion current calculation routine S10 is activated immediately after the completion of inductive discharge and first stores a detected value of an ion current detection signal Sins in a memory circuit (S11).例文帳に追加

イオン電流演算ルーチンＳ１０は、誘導性放電の終了直後に起動され、先ず、イオン電流検出信号Ｓｉｎｓの検出値をメモリ回路へ格納していく（Ｓ１１）。 - 特許庁

Furthermore, the upper surface of the first layer 111 located on the peripheral circuit 2 in the patterned layer 100 is arranged below the upper surface of the memory cell array 1 in the patterned layer 100.例文帳に追加

そして、パターン層１００における周辺回路部２上に位置する第１の層１１１の上面は、パターン層１００におけるメモリセルアレイ部１の上面よりも下側に位置している。 - 特許庁

The first processing unit 10 executes a memory access instruction whose executing time is dynamically changed, and the second processing unit 20 executes an arithmetic instruction whose executing time is statically decided.例文帳に追加

第１処理ユニット１０は動的に実行時間が変化するメモリアクセス命令を実行し、第２処理ユニット２０は静的に実行時間が決定する演算命令を実行する。 - 特許庁

To efficiently reduce the load of a CPU 1 by continuously transferring data from a first storage means 2 such as memory to a second storage means 3 without interposing the relevant CPU 1.例文帳に追加

ＣＰＵ１の介在無く連続してメモリ等の第１格納手段２から第２格納手段３にデータ転送ができるようにして、当該ＣＰＵ１の負荷を効率的に軽減させる。 - 特許庁

A first processing block 1 connected to an information input block 97 including a keyboard 201 is arranged, and it is connected to a second processing block 98 to which a display part 2 having memory effect is connected.例文帳に追加

キーボード２０１を含む情報入力ブロック９７に接続された第１処理ブロック１を設け、メモリー効果のある表示部２が接続された第２処理ブロック９８に接続する。 - 特許庁

The working time of at least one of a pump 50 and a first control device 71 is accumulated and memorized in a memory part 72a of a second control device 72.例文帳に追加

ポンプ５０及び第１制御装置７１のうち少なくとも一方が作動している時間が作動時間として積算されて第２制御装置７２の記憶部７２ａに記憶される。 - 特許庁

When a person in charge enters a password to read a facsimile original stored in the image memory for the first time, the reception job number is given to the facsimile original and printed on recording paper.例文帳に追加

担当者がパスワ−ドを入力して画像メモリに格納されているファクシミリ原稿を最初に読み出す際には、前記受信ジョブ番号を付与して記録紙にプリントする。 - 特許庁

Then image information stored in the memory module MM 1 is read and displayed via second and first interface sections 52, 51 and whether or not the image information is to be stored is displayed.例文帳に追加

その後、メモリモジュールＭＭ１に記憶された画像情報を、第２，第１インタフェース部５２，５１を介して読み出し表示すると共に、画像情報を記憶するか否かを表示する。 - 特許庁

On the other hand, when the program number of the received data differs from the program number of the current program (S23: NO), only data by the prescribed number of pages, (e.g. up to first 5 pages) are stored in the memory (S25: YES, S24).例文帳に追加

一方、受信したデータの番組番号とカレント番組の番組番号とが異なるときは、一定のページ数分（例えば最初の５ページまで）のデータのみをメモリに保存する。 - 特許庁

A first processing block 1 connected to an information input block 97 including a keyboard 201 is connected to a second processing block 98 to which a display part 2 having a memory effect is connected.例文帳に追加

キーボード２０１を含む情報入力ブロック９７に接続された第１処理ブロック１を設け、メモリー効果のある表示部２が接続された第２処理ブロック９８に接続する。 - 特許庁

Then, the inputted image data is read from the image memory 4 again and supplied to an image output part 12 via the first color space conversion part 5 to the output γ compensation part 11.例文帳に追加

そして、画像メモリ４から再び入力画像データが読み出され、第１色空間変換部５〜出力γ補正部１１を介して画像出力部１２に供給される。 - 特許庁

A coupler sleeve 26 including a shape memory alloy is disposed about at least the overlapping portion of the first and second rotating shafts to couple the shafts together.例文帳に追加

形状記憶合金を含んだ連結スリーブ２６が、これらの回転軸を一体に連結するように、少なくとも第１・第２回転軸の重なり合う部分の周囲に配設される。 - 特許庁

Effective data out of reception data which are received by first and second transmission/reception parts and are stored in data memories 6a and 6b are stored in a reception data memory 6c as normal reception data.例文帳に追加

よって、第１，第２送受信部で受信し、データメモリ６ａ，６ｂに格納された受信データのうち、有効なものを正式な受信データとして受信用データメモリ６ｃに記憶する。 - 特許庁

A condition setting part 32 sets an image significance condition according to inputs from an inputting part 31 and an external I/F 39, and transmits the image significance condition to a surveillance camera part 1a, and the image significance condition is stored in a first memory part 13.例文帳に追加

条件設定部32で入力部31や外部Ｉ／Ｆ39からの入力により画像の重要度の条件を設定し、監視カメラ部1aに送出し第１メモリ部13に記憶する。 - 特許庁

A plurality of memory cells 10a and 10b may have first diffusion layers 7 and 9a functioning as sources, and second diffusion layers 9a and 8 functioning as drains.例文帳に追加

複数のメモリセル１０ａ及び１０ｂは、ソースとして機能する第１拡散層７及び９ａと、ドレインとして機能する第２拡散層９ａ及び８とを備えていても良い。 - 特許庁

The gate G_MT of the memory transistor MT is formed with a MONOS structure on the second body region 106 so as to straddle the second body region 106 and the first impurity diffusion layer 104.例文帳に追加

第２ボディ領域１０６と第１不純物拡散層１０４に跨るように第２ボディ領域１０６上にメモリトランジスタMTのゲート部G_MTをＭＯＮＯＳ構造で形成する。 - 特許庁

A first modal information table 1321 in which a modal G code required when an axial movement instruction of a machine tool is issued is set is stored in a non-volatile memory of a numerical control device.例文帳に追加

数値制御装置の不揮発メモリには、工作機械の軸移動命令があった時に必要とされるモーダルＧコードが設定された第１モーダル情報テーブル１３２１が記憶されている。 - 特許庁

In response to a signal indicative of the first information received from the memory element 23, the control circuit 21 controls the current control circuit 17 so as to delay the start of driving the thermoelectric element 15.例文帳に追加

制御回路２１は、メモリ素子２３から受ける第１の情報を示す信号に応答して電流制御回路１７を制御して熱電素子１５の駆動の開始を遅らせる。 - 特許庁

The first pseudo-memory cell transistor 10 comprises a third gate 2 formed on an element separation layer 21 of the second region 32; and a fourth gate 3 formed on the side of the third gate 2.例文帳に追加

第１擬似メモリセルトランジスタ１０は、第２領域３２の素子分離層２１上に形成された第３ゲート２と、第３ゲート２の側面に形成された第４ゲート３とを備える。 - 特許庁

The photographing optical system 10 includes a variable power lens group 11, focusing lens group 12, a first lens position-adjusting mechanism 14_a, a second lens position-adjusting mechanism 14_b, and a lens information memory 13.例文帳に追加

撮影光学系１０は、変倍レンズ群１１、フォーカスレンズ群１２、第１レンズ位置調整機構１４_a、第２レンズ位置調整機構１４_b、及びレンズ情報メモリ１３を備える。 - 特許庁

In a manufacturing method of the EEPROM-type memory cell, before forming a first spacer film 15, the low-concentration ion implantation of n-type impurities is so performed by using as a mask a control gate 13 as to form a low-concentration drain region 14a.例文帳に追加

第１のスペーサ膜１５形成前に、コントロールゲート１３をマスクとしてｎ型不純物を低濃度にイオン注入することで、低濃度のドレイン領域１４ａを形成する。 - 特許庁