「first memory」に関連した英語例文の一覧と使い方(74ページ目) - Weblio英語例文検索

A built-in memory is divided into two types of first memories (5, 7) and second memories (4, 6), and is made accessible in parallel by third buses (XAB, XDB) and second buses (YAB, YDB) respectively.例文帳に追加

内蔵メモリは第１のメモリ（５，７）と第２のメモリ（４，６）に２面化され、第３のバス（ＸＡＢ，ＸＤＢ）と第２のバス（ＹＡＢ，ＹＤＢ）によって夫々並列的にアクセス可能にされている。 - 特許庁

Therefore, so to speak the disturb-test which is performed by using a magnetic field generated by the first and the second data write current can be executed in parallel to a memory cell column.例文帳に追加

したがって、第１および第２のデータ書込電流により生じる磁界を用いて行なういわゆるディスターブ試験をメモリセル列に対して並列に実行することができる。 - 特許庁

An insulation film is so formed as to cover first gate electrodes on a memory cell section formation region, and then a second gate oxide film 9 is formed in a periphheral transistor formation region.例文帳に追加

メモリセル部形成領域上の第１のゲート電極４を被覆するように絶縁膜を形成した後、周辺トランジスタ形成領域に第２のゲート酸化膜９を形成する。 - 特許庁

The television signal receiving system includes a deinterleaving network (18) containing first and second deinterleaving functions associated with respective memory controllers (20, 25).例文帳に追加

テレビジョン信号受信システムはデインタイービング・ネットワーク（１８）を含んでおり、デインタリービング・ネットワークには、それぞれのメモリ・コントローラ（２０，２５）に関連づけられた第１および第２デインタリービング機能が収められている。 - 特許庁

The BANK/ROW address comparison section 7 is a circuit for comparing a first address in active ROW information with a second address in a memory access request for an SDRAM 300.例文帳に追加

ＢＡＮＫ／ＲＯＷアドレス比較部７は、ＳＤＲＡＭ３００に対するアクティブＲＯＷ情報ＡＲ内の第一のアドレスと、メモリアクセス要求内の第二のアドレスとを比較する回路である。 - 特許庁

The first memory 4 has a tone region 4-1 storing n kinds of tones different from each other, a rhythm region 4-2 storing rhythms storing n kinds of rhythms different from each other.例文帳に追加

第１の記憶装置は、ｎ種類の相互に異なる音色を記憶した音色領域４−１と、ｎ種類の相互に異なるリズムを記憶したリズム領域４−２とを有する。 - 特許庁

One surface of the cover case 11 is provided with a first storage section 11a for storing a semiconductor memory chip 12b mounted on the circuit board 12 and the other components 12c.例文帳に追加

カバーケース１１の一方の面には、回路基板１２上に搭載された半導体メモリチップ１２ｂやその他の部品１２ｃが収納される、第１の収納部１１ａが設けられている。 - 特許庁

In this case, the computer body 1 first transmits identification information to the display device 6 and permits the control when the identification information coincides with the identification information to be stored in a memory circuit 9.例文帳に追加

この際、コンピュータ本体１側から最初に識別情報をディスプレイ装置６に送信し、メモリ回路９に格納される識別情報と一致した場合に上記制御を許可する。 - 特許庁

The image transmitting apparatus for transmitting the image from the image source device to the image output apparatus includes a second connecting interface, an image receiver, a first memory, a wireless transmitter, a processor, and a switch.例文帳に追加

画像ソース装置から画像出力装置に画像を伝送する画像伝送装置は第二接続インターフェイスと、画像レシーバーと、第一メモリと、無線トランスミッタと、プロセッサと、スイッチとを含む。 - 特許庁

The memory circuit 23 is operated by the signal inputted earlier out of the signal inputted from the first electrode pad 21 and the second electrode pad 22.例文帳に追加

メモリ回路２３は、第１電極パッド２１から入力される信号と、第２電極パッド２２から入力される信号と、のいずれか早く入力される信号により動作する。 - 特許庁

During the burn-in test operation a word line selecting means 605 logically combines the signals to be impressed to the first to third pins A0 to A2 to selectively activate a plurality of word lines of a memory array 601.例文帳に追加

ウェハバーンインテスト時、ワードライン選択手段605 が第１乃至第３ピンA0〜A2に印加される信号を論理組合してメモリセルアレイ601 の複数本のワードラインを選択的に活性化させる。 - 特許庁

When write from a local bus to a host bus is conducted, a first selector 137 selects an address of a FIFO pointer and stores the address and data in the FIFO buffer of the external memory 150.例文帳に追加

ローカルバスからホストバスへの書き込みがあった場合、第１のセレクタ１３７がＦＩＦＯポインタのアドレスを選択して外付けメモリ１５０のＦＩＦＯバッファにアドレスとデータを格納する。 - 特許庁

When P1≤K, this shifts to the rotation processing of S28 via S27, and this rotates and extends the image data on the first page in prescribed plural directions, and stores them severally in an output image memory.例文帳に追加

Ｐ１≦Ｋの場合、Ｓ２７を介してＳ２８の回転処理に移り、１頁目の画像データを所定の複数の方向に回転、伸張させそれぞれ出力画像メモリに格納させる。 - 特許庁

The memory device has a structure of a field effect transistor wherein a semiconductor layer 1, first charge barrier layer 2, charge accumulation layer 3, second charge barrier layer 4, and gate electrode 4 are stacked in this order.例文帳に追加

半導体層１、第１の電荷障壁層２、電荷蓄積層３、第２の電荷障壁層４、および、ゲート電極４を順次積層した電界効果トランジスタ構造とする。 - 特許庁

The first test pattern is a pattern set to include maximum and minimum values of potential in photoreceptor potential irregularity data stored in a photoreceptor potential characteristics uneven data memory 105, in advance.例文帳に追加

第１のテストパターンは、あらかじめ感光体電位特性ムラデータメモリ１０５に記憶された感光体電位ムラデータの電位の最大と最小の値を含むように設定されたパターンである。 - 特許庁

A first composite unit 1 stores the IP address of a second composite unit 2 connected to a communication network T, and the information of a print post processing function with which the second composite unit 2 is equipped in a memory unit.例文帳に追加

第１複合機１は、通信ネットワークＴに接続された第２複合機２のＩＰアドレスと、該第２複合機２が備えるプリント後処理機能の情報を記憶部に記憶する。 - 特許庁

The electronic device is provided with a connector case having a card housing part 30 of two kinds of memory cards, a first and a second slide members 23, 24, a plurality of connection terminals and a terminal switching plate 25.例文帳に追加

２種類のメモリーカードのカード収納部３０を有するコネクタ筐体と、第１及び第２のスライド部材２３，２４と、複数の接続端子と、端子切換板２５と、を設ける。 - 特許庁

A display device 10 is provided to a personal computer 5 including at least a USB port 1p to which a USB memory 1 having a first USB connector 1c provided at an end thereof can be connected.例文帳に追加

表示装置１０は、第１のＵＳＢコネクタ１ｃを端部に設けたＵＳＢメモリ１を接続可能なＵＳＢポート１ｐを少なくとも有するパソコン５に備えられている。 - 特許庁

The second clock generating section generates a second clock signal whose frequency is (n) times that of the first clock signal, and the second clock signal is used to drive an image pickup means, the memory section and the pre-encoder section.例文帳に追加

第２のクロック生成部からは、第１のクロック信号のｎ倍の第２のクロック信号が生成され、この第２のクロック信号で撮像手段、メモリ部およびプリエンコーダ部が駆動される。 - 特許庁

The memory medium 1 records the main image information in the HDTV system, first sub-image information in the HDTV system and second sub-image information in the SDTV system.例文帳に追加

情報記憶媒体１には、ＨＤＴＶ方式の主映像情報と、ＨＤＴＶ方式の第１の副映像情報と、ＳＤＴＶ方式の第２の副映像情報とが記録される。 - 特許庁

When a car wash main body 1 carries out first forward moving, the upper shape of a vehicle V is detected by a vehicular shape detecting device 14, and stored in a memory means.例文帳に追加

洗車機本体１が第１往行するときには、車両形状検出装置１４によって車両Ｖの上面形状が検出され、それが記憶手段に記憶される。 - 特許庁

The wired LAN communication section 70 includes a communication control section 80, a memory 74, and a priority DB 75 and interconnects a first network 5, a second network and the wireless LAN AP 71.例文帳に追加

有線ＬＡＮ通信部７０は、通信制御部８０と、メモリ７４と、優先順位ＤＢ７５とを含んでおり、第１ネットワーク５、第２ネットワーク及び無線ＬＡＮ ＡＰ７１を相互に接続する。 - 特許庁

When the writing of the data in the memory in the previous cycle is completed, and any dead region is generated in the second buffer, the data stored in the first buffer this time are transferred to the second buffer.例文帳に追加

前回のサイクルにおけるデータのメモリへの書き込みが完了して第２のバッファに空きが生じたならば、第１のバッファに格納された今回のデータは第２のバッファに転送される。 - 特許庁

The controller 200 receiving the current departure information transmits current departure answer information and the train number in the first memory region 221 to the controller 100 and the display device 500, respectively.例文帳に追加

現発情報を受信した制御装置２００は、現発アンサ情報を制御装置１００に、第１メモリ領域２２１内の列車番号を表示装置５００に、夫々送信する。 - 特許庁

When the elapsed time is found to be 16,384 sec. and above, a recording data is generated using the first recording format B or a second recording format and stored into the memory means.例文帳に追加

経過時間が16,384秒以上であると判別したとき、第１記録フォーマットＢまたは第２記録フォーマットを用いて記録データを生成し、これを記憶手段８に記憶させる。 - 特許庁

In the nonvolatile memory cell transistor, an insulating film 60 comprises an inter-gate insulating film 66, a first conductive layer 30 is a floating gate, and a second conductive layer 72 is a control gate.例文帳に追加

不揮発性メモリセルトランジスタにおいて、絶縁膜６０はゲート間絶縁膜６６よりなり、第１導電層３０はフローティングゲートであり、第２導電層７２はコントロールゲートである。 - 特許庁

Three capacitors C11-C13 having the same value are prepared, an electric field having a negative direction is applied to a ferroelectric capacitor Ca of a memory cell, and data are read out to the first capacitor C11.例文帳に追加

同じ値の３個の静電容量Ｃ１１〜Ｃ１３を用意し、メモリセルの強誘電体コンデンサＣａに負方向の電界を印加してデータを第１の静電容量Ｃ１１に読み出す。 - 特許庁

A first processing block 1, connected to an information input block 97 including a keyboard 201, is connected to a second processing block 98 to which a display part 2 having memory effect is connected.例文帳に追加

キーボード２０１を含む情報入力ブロック９７に接続された第１処理ブロック１を設け、メモリー効果のある表示部２が接続された第２処理ブロック９８に接続する。 - 特許庁

A control part 105 is provided with a register, and based on the fact whether a context index is the first one received after slice start or not, either an initial value or a memory value is selected for output.例文帳に追加

制御部１０５にレジスタを設けて、スライススタート後に初めて受信したコンテキストインデックスか否かに基づき、初期値とメモリ値とのいずれかを選択して出力することとしている。 - 特許庁

Data read from a register or a memory 4 is performed with a half-clock cycle, and the read data is subjected to the shift-mask in a half- clock cycle by a shift-mask circuit 3, and transmitted to a first data bus 1.例文帳に追加

レジスタ又はメモリ４のデータ読み出しを半クロックサイクルで行い、読み出したデータをシフト・マスク回路３で半クロックサイクルでシフト・マスク処理して第１のデータバス１に送る。 - 特許庁

In the reference information of the edited content file, a part 403 which refers to the memory card 107 is rewritten so as to refer to the first chapter 404 of the new fourth content file.例文帳に追加

編集コンテンツファイルの参照情報において、メモリカード１０７を参照していた部分４０３を、新たな第４コンテンツファイルの第１チャプタ４０４を参照するように書き換える。 - 特許庁

A side wall type control gate is formed on at least both side surfaces of the first conductive layer in the memory area through the ONO film by applying amorphous etching onto the second conductive layer.例文帳に追加

第２導電層を異方性エッチングすることにより、少なくともメモリ領域内の第１導電層の両側面に、ＯＮＯ膜を介してサイドウォール状のコントロールゲートを形成する。 - 特許庁

The movable part 21a deforms due to contraction by resistance heating of first shape memory alloy wire 22, and is restored to an original state by adjusting an amount of power to be supplied to the wire 22.例文帳に追加

可動部２１ａは第１の形状記憶合金ワイヤ２２の抵抗加熱による収縮に伴って変形し、そのワイヤ２２への通電量を調整することで元の状態に復帰する。 - 特許庁

A processing controlling part 1 first acquires the disk title of the 1st disk 20 through a key inputting part 8 when the part 1 registers the title information of a plurality of disks 20 in a memory 9.例文帳に追加

処理制御部１は、複数枚組のディスク２０のタイトル情報をメモリ９に登録する際に、まず、１枚目のディスク２０のディスクタイトルをキー入力部８を介して取得する。 - 特許庁

By the contraction of the shape memory alloy on one side, the inner frame 12 moves the driving member 18 from one position to the other position against the spring force of the first spring member 16a.例文帳に追加

内枠１２は、一方の形状記憶合金が収縮することによって、第１バネ部材１６ａのバネ力に抗して、駆動部材１８を一方の位置から他方の位置に移動させる。 - 特許庁

The image filing device 10 is provided with a function for reading out all of photographed image files from first and second memory cards 17, 18 and storing in a CD-R medium 19.例文帳に追加

画像ファイリング装置１０は、第１又は第２のメモリーカード１７，１８からすべての撮影画像ファイルを読み出して、これをＣＤ−Ｒメディア１９へ保存する機能を備えている。 - 特許庁

The information processing terminal is provided with a memory having a first area and a second area for respectively storing software and a mass production command execution part for executing mass production command.例文帳に追加

情報処理端末は、ソフトウェアをそれぞれ格納するための第１の領域及び第２の領域を有するメモリと、量産化コマンドを実行する量産化コマンド実行部と、を備える。 - 特許庁

The terminal group PG1 has power source supply terminals P_VDD1, P_VSS1 adapted to supply a power source voltage from the power source terminals VDD1, VSS1 to a first memory device.例文帳に追加

端子群ＰＧ１は、電源端子ＶＤＤ１、ＶＳＳ１からの電源電圧を第１記憶装置に対して供給する電源供給端子Ｐ＿ＶＤＤ１、Ｐ＿ＶＳＳ１を有する。 - 特許庁

Information for moving and controlling related to the inside of the moving range from the scheduled wide-angle end to the telephoto end of the first lens 1 is stored in a memory 14 for each subject distance.例文帳に追加

第１のレンズ１の予定されたワイド端からテレ端までの移動範囲内に係わる移動制御用情報を被写体距離ごとに記憶手段１４に記憶しておく。 - 特許庁

When performing the first communication with a memory 3, an MCU 2 applies 0-V potential to terminals PB1 to PB4 to fix the potential of the wiring patterns Lb1 to Lb4 at the ground potential.例文帳に追加

ＭＣＵ２は、メモリ３と第１の通信を行う場合、端子ＰＢ１〜ＰＢ４に０Ｖの電位を付与することで配線パターンＬｂ１〜Ｌｂ４の電位をグランド電位に固定する。 - 特許庁

The non-volatile semiconductor storage device 100 is provided with: memory strings MS; and a projected layer 50 having first width in the row direction and formed at an upper part of a substrate Ba by projection.例文帳に追加

不揮発性半導体記憶装置１００は、メモリストリングスＭＳ、ロウ方向に第１幅を有し且つ基板Ｂａの上方に突出して形成された突出層５０を備える。 - 特許庁

The memory 5 is provided with a first region R1 in which content data D1 are stored and second regions R31 to R33 in which data D1A1 to D1A3 relevant to the content data D1 are stored.例文帳に追加

メモリ５は、コンテンツデータＤ１が記憶された第１領域Ｒ１と、コンテンツデータＤ１に関連するデータＤ１Ａ１〜Ｄ１Ａ３が記憶された第２領域Ｒ３１〜Ｒ３３とを有する。 - 特許庁

When a data quantity of the buffer memory 1 is not within a prescribed range, a control part 5 changes the first frequency of the sampling part to a maximum value or a minimum value fixed in advance.例文帳に追加

制御部５は、バッファメモリ１のデータ量が所定の範囲内にないときに、サンプリング部の第１の周波数を予め定められた最大値または最小値に変更する。 - 特許庁

The element constituting first, second read/write switches SW4, SW5 and the memory sector 10 have higher breakdown voltage than that of the elements constituting the load current supply part 12 and the sense amplifier 13.例文帳に追加

第１、第２読出／書込切換スイッチＳＷ４、ＳＷ５及びメモリセクタ１０を構成する素子は、ロード電流供給部１２及びセンスアンプ１３を構成する素子よりも高耐圧である。 - 特許庁

Thus, when a user carries out a queuing/ reviewing operation, even without direct access to the disk, data necessary for queuing/reviewing is quickly read from the first memory means.例文帳に追加

これにより、ユーザーによるキュー／レビュー操作が行われた場合に、ディスクに直接アクセスしなくとも、キュー／レビューに必要なデータを上記第１のメモリ手段から即座に読み出すことが可能となる。 - 特許庁