「first memory」に関連した英語例文の一覧と使い方(72ページ目) - Weblio英語例文検索

While storing first data that are data corresponding to any logical page into a first data storage area that is any data storage area, concurrently, second data corresponding to the same logical page as the first data are read from a flash memory, and the read second data are stored in a second data storage area that is a data storage area different from the first data storage area.例文帳に追加

いずれかの論理ページに対応するデータである第１のデータを、いずれかのデータ格納領域である第１のデータ格納領域に格納するのに並行して、第１のデータと同じ論理ページに対応する第２のデータがフラッシュメモリから読み出され、読み出された第２のデータが、第１のデータ格納領域とは異なるデータ格納領域である第２のデータ格納領域に格納される。 - 特許庁

A control circuit 18a and a timing control circuit 18b select the first word line and a second word line which is different from the first word line and which shares a pair of bit lines with the first word line, and executes a refresh operation of a memory cell connected to the word lines at a second frequency which is higher than a first frequency of a clock signal supplied from the outside.例文帳に追加

制御回路１８ａ及びタイミング制御回路１８ｂは、第１のワード線とビット線対を共有する第１のワード線とは異なる第２のワード線を選択し、当該ワード線に接続されるメモリセルのリフレッシュ動作を、外部から供給されるクロック信号の第１の周波数に比べて高い第２の周波数で実行する、ことを特徴とする。 - 特許庁

This invention is composed of the processor characterized by having a plurality of execution units capable of executing a plurality of threads including a first thread having a first command having a related address operand indicating a monitor address, suspending logic for suspending execution of the first thread, and a monitor for resuming the first thread in response to a memory access to the monitor address.例文帳に追加

本発明は、モニタアドレスを示す関連するアドレスオペランドを有する第１命令を有する第１スレッドを含む複数のスレッドの実行を可能にする複数の実行ユニットと、前記第１スレッドの実行をサスペンドするサスペンド論理と、前記モニタアドレスへのメモリアクセスに応答して前記第１スレッドを再開させるモニタとを有することを特徴とするプロセッサからなる。 - 特許庁

The memory device includes a first electrode 14, a first ferroelectric polymer layer 16 formed over the first electrode 14, a second electrode 18, a second ferroelectric polymer layer 22 formed over the second electrode 18, a third electrode 24, and a protective layer 20 formed between the first ferroelectric polymer layer 16 and the second ferroelectric polymer layers 22.例文帳に追加

メモリ素子は、第１の電極１４と、第１の電極１４上に形成された第１の強誘電性ポリマー層１６と、第２の電極１８と、第２の電極１８上に形成された第２の強誘電性ポリマー層２２と、第３の電極２４と、第１の強誘電性ポリマー層１６と第２の強誘電性ポリマー層２２との間に形成された保護層２０とを有する。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array in which electrically re-writable nonvolatile memory cells are arranged, a first register group 9-1 holding control data used for operation control, an adjusting data storing region storing adjusting data for finely adjusting the control data set in the memory cell array, and a second register group 9-2 holding the adjusting data read from the adjusting data storage region.例文帳に追加

不揮発性半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、動作制御に用いられる制御データを保持する第１のレジスタ群９−１と、前記メモリセルアレイ内に設定された、前記制御データを微調整するための調整データを記憶する調整データ記憶領域と、前記調整データ記憶領域から読み出された調整データを保持する第２のレジスタ群９−２と、を有する。 - 特許庁

This semiconductor disk controller controlling data exchange between the outside and a flash memory includes a flash interface interfacing with the flash memory, a host interface interfacing with the outside, a first clock generator supplying a first drive clock to the host interface, and a second clock generator supplying a second drive clock within a frequency division range different from that of the first drive clock to the flash interface.例文帳に追加

本発明は外部とフラッシュメモリとの間のデータ交換を制御する半導体ディスク制御装置に関するもので、前記フラッシュメモリとインターフェーシングするフラッシュインターフェース、外部とインターフェーシングするホストインターフェース、前記ホストインターフェースに第１駆動クロックを供給する第１クロック発生器、前記フラッシュインターフェースに前記第１駆動クロックとは異なる周波数分周範囲の第２駆動クロックを供給する第２クロック発生器を含む。 - 特許庁

The page buffer of the nonvolatile memory device includes a first register having a first input part receiving an input of program data a second input part receiving an input of erased data, first and second charging elements are set respectively in the first and the second input part so that program data or erasing data are inputted to the first or the second input part gradually at the time of check board program.例文帳に追加

本発明の不揮発性メモリ装置のページバッファは、プログラムデータの入力を受けた第１入力部と消去データの入力を受ける第２入力部を有する第１レジスタを含み、チェックボードプログラムの際にプログラムデータあるいは消去データがゆっくり前記第１または第２入力部に入力されるように、前記第１および第２入力部それぞれには第１および第２充電素子が設置されることを特徴とする。 - 特許庁

To improve margin of CMP processing to form the STI in a NAND-type flash memory, in which the gate is formed first.例文帳に追加

本発明は、ゲート先作りのＮＡＮＤ型フラッシュメモリにおいて、ＳＴＩを形成するためのＣＭＰ処理のマージンが低下するのを改善できるようにすることを最も主要な特徴とする。 - 特許庁

When the first case 1 and the second case 2 are connected, the main control section 10 authenticates a password inputted from the input section 4 and a password stored in the memory 15.例文帳に追加

この第１筐体１と第２筐体２とを接続したとき、メイン制御部１０が入力部４より入力されたパスワードとメモリ１５に保存されたパスワードを認証する。 - 特許庁

At the third brush 33, there is arranged a shape-memory alloy 52 which separates the third brush 33 from the commutator 20 when the first brush 31, the second brush 32 and the fourth brush 34 are electrified.例文帳に追加

第一ブラシ３１と第二ブラシ３２と第四ブラシ３４とに通電した時に、第三ブラシ３３をコンミテータ２０から離間させる形状記憶合金５２を第三ブラシ３３に設ける。 - 特許庁

A memory 144 stores target data which show the target value of the angular velocity or the angular position of a scanning mirror 124 at which the scanning velocity of the first picture at the second picture becomes constant.例文帳に追加

メモリ１４４は、第２の像における第１の像の走査の速度が等速となる、走査ミラー１２４の角速度または角度位置の目標を示す目標データを記憶する。 - 特許庁

A main memory 16 includes a first area where save data are written in at the time of suspension execution and a second area where the data of the external program are written in at the time of external program execution.例文帳に追加

メインメモリ１６は、サスペンド実行時に待避データが書き込まれる第１の領域と、外部プログラム実行時に外部プログラムのデータが書き込まれる第２の領域とを含む。 - 特許庁

A first optimal fine adjustment value N1 is determined by a pitch with relatively fine changed quantity for the three points and the optimal rough adjustment value and the optimal fine adjustment value are recorded in a memory.例文帳に追加

該３点について相対的に細かな変化量のピッチで第１の最適精調整値Ｎ１が決定され、最適粗調整値及び最適精調整値はメモリに記録される。 - 特許庁

The semiconductor device 20 is composed of repeated G pieces, each comprising memory arrays 5 in n rows and m columns, n sense amplifiers 4, a first step-down circuit 1a, and a second step-down circuit 1b.例文帳に追加

半導体装置２０は、ｎ行ｍ列のメモリアレイ５、ｎ個のセンスアンプ４、第1の降圧回路１ａ、及び第２の降圧回路１ｂがそれぞれＧ個くりかえし構成されている。 - 特許庁

To provide an image reading apparatus capable of reading both sides of a long original without making a memory size large in a configuration for reading front and rear images of the original by the first original carrying.例文帳に追加

一度の原稿搬送で原稿の表裏画像を読み取る構成において、メモリサイズを大型化することなく、長尺原稿の両面読取が可能な画像読取装置を提供する。 - 特許庁

A control circuit 7 of the broadcast receiver of this invention prepare a table by using all channels being broadcast as viewing object at first application of power and stores the table to a memory 8.例文帳に追加

本発明の放送受信装置においては、制御回路７は、初回電源投入時に、放送中の全てのチャンネルを対象として前記テーブルを作成してメモリ８に格納する。 - 特許庁

At the time of writing the picture data in the buffer block for the first time, the memory controller 12 stores and manages the data, and writes the initial data in the buffer block, and then writes the picture data.例文帳に追加

初めて画像データをバッファブロックに書き込もうとする場合、メモリコントローラ１２は、これを記憶・管理し、このバッファブロックに、まず、初期データを書き込んでから、画像データを書き込む。 - 特許庁

The second setting information is stored in the display memory, and then is stored in the second control register on condition that the second supply voltage can be obtained by raising the first supply voltage.例文帳に追加

第２の設定情報は、表示メモリに保存された後、第１の電源電圧が昇圧されて第２の電源電圧が得られたことを条件に第２の制御レジスタに保存される。 - 特許庁

That is, image data of first lines of each of colors are stored in the page memory 81 with a shift by the number of lines calculated on the basis of the isolation distance of adjacent photoreceptor drums and a resolution.例文帳に追加

すなわち、各色の第１ラインの画データが、隣り合う感光体ドラムの離間距離と解像度とに基づいて算出されたライン数分だけ、ずれてページメモリ８１に記憶させている。 - 特許庁

Also, when a decode-address of a memory cell array is taken in by the first command, increasing the number of pins is prevented by diverting a conventional command control pin of a SDR/DDR-SDRAM to an address pin.例文帳に追加

また、メモリセルアレイのデコードアドレスを第１のコマンドで取り込むにあたり、従来のＳＤＲ／ＤＤＲ−ＳＤＲＡＭのコマンドコントロールピンをアドレスピンに転用してピン数の増加を防いでいる。 - 特許庁

A current threshold value memory means previously stores as an admissible threshold value a difference between the current values detected by the first current detecting means and the second current detecting means.例文帳に追加

電流閾値記憶手段は、前記第１電流検出手段および第２電流検出手段によって検出された電流値の差を許容できる閾値として予め記憶している。 - 特許庁

Specifically, first, for the remex part 102 made of the shape memory alloy, the shape, that perform gas exhaust when it reaches to the predetermined temperature, is memorized.例文帳に追加

具体的には、まず、形状記憶合金で構成された風切部１０２に対して、所定の温度に到達した場合に排気を行うことができるような形状を記憶させておく。 - 特許庁

A third logical address area is produced by virtualizing memory mapped input/output physical address area which exists between the first physical address area and the second physical address area.例文帳に追加

第１の物理アドレス範囲及び第２の物理アドレス範囲の中間にあるメモリマップされた入力／出力物理アドレス範囲を仮想化して、第３の論理アドレス範囲を生成する。 - 特許庁

The manufacturing method includes a step of forming a second wiring layer above the adjustment film so as to intersect with the etched first wiring layer to allow memory cells to be arranged at the respective intersections.例文帳に追加

そして、製造方法は、調整膜の上方に、エッチングされた第１配線層と交差して各交差部にメモリセルが配置されるように、第２配線層を形成する工程を備える。 - 特許庁

Also, the data just before it is judged that the code quantity exceeds the target value are decoded and re-encoded with the high compressibility by a re-encoding part 109, and stored in the first memory.例文帳に追加

また、目標値を越えたと判断した直前までのデータについては、再符号化部１０９で復号化し、高い圧縮率で再符号化させ、それを第１のメモリに格納する。 - 特許庁

A first processing block 1 connected to an information input block 97 including a keyboard 201 is arranged and it is connected to a second processing block 98 to which a display part 2 having memory effect is connected.例文帳に追加

キーボード２０１を含む情報入力ブロック９７に接続された第１処理ブロック１を設け、メモリー効果のある表示部２が接続された第２処理ブロック９８に接続する。 - 特許庁

A CPU compares a plurality of recognition information stored in a nonvolatile memory (first storage means) of a device main body with the plurality of recognition information read into a RAM.例文帳に追加

ＣＰＵは、装置本体の不揮発性メモリ（第１の記憶手段）に記憶された複数の認識情報と、ＲＡＭに読み込んだ上記の複数の認識情報との比較を行う。 - 特許庁

This semiconductor memory has such a constitution that, when a sense amplifier SA comprising a plurality of MOS transistors is in a standby state, an input signal of the sense amplifier is made zero by a first control circuit CDEC.例文帳に追加

複数のＭＯＳトランジスタを含んで構成したセンスアンプＳＡが待機状態にある時、第１の制御回路ＣＤＥＣによりセンスアンプの入力信号を零とする。 - 特許庁

An adjacent correction circuit 105 increases a gradation level of the independent dot data in the image data transmitted from the first line memory 102 on the basis of the judgment result of the adjacent judgment circuit 104.例文帳に追加

隣接補正回路１０５は、隣接判別回路１０４の判別結果に基づいて、第１ラインメモリ１０２から転送された画像データにおける孤立ドットデータの階調を増加させる。 - 特許庁

A control section 11 selectively connects an input section 16, a display section 17, a microphone 18, a speaker 19, and an external memory 20 to the first basic section 12 or second basic section 14.例文帳に追加

制御部１１は、入力部１６、表示部１７、マイク１８、スピーカー１９及び外部メモリ２０を選択的に第１の基本部１２又は第２の基本部１４に接続する。 - 特許庁

Further, since the image memory 40 is composed of first and second line memories 50 and 60 each having storage capacity for one line, display operation and mixing processing can be parallel executed.例文帳に追加

しかも、各々１ラインの記憶容量を有する第１及び第２ラインメモリ５０，６０で画像メモリ４０を構成することで、表示動作と混合処理との並列実行を実現する。 - 特許庁

Each of the plurality of the memory cells further comprises a first cell for storing a 1 bit fraction of storage data, and a logical operation cell for operating whether or not the retrieval data and the storage data are coincident with each other.例文帳に追加

複数のメモリセルの各々は、記憶データの１ビット分を記憶する第１のセルと、検索データと記憶データとが一致するか否かを演算する論理演算セルとをさらに含む。 - 特許庁

By recording a signal recorded in the first recording medium in the second recording medium through the memory, the copying or the like of data between the different recording media can be performed without passing through the I/O part.例文帳に追加

第１の記録メディアに記録された信号を、メモリを介し、第２の記録メディアに記録することにより、異なる記録メディア間のデータの複製等を、入出力部を介さずに行う。 - 特許庁

In a first coarse adjustment, a Z-axis displacement offset amount which is obtained as the output of a PI control part 53 is converted into a digital amount by an A/D converter 55 so as to be stored in a memory 57.例文帳に追加

初回の粗動時に、ＰＩ制御部５３の出力として得られるＺ軸変位オフセット量をＡ／Ｄ変換器５５でデジタル量に変換し、メモリ５７に蓄積する。 - 特許庁

When the first pixel of each line is processed, the memory value of a filter is set so that the output value of the filter can be equal to the pixel value of input pixel data and then, filter processing is performed.例文帳に追加

各ラインの最初の画素を処理する場合、フィルタの出力値が入力画素データの画素値と等しくなるようにフィルタのメモリ値を設定してからフィルタ処理を実行する。 - 特許庁

Videos photographed by first to fourth monitoring cameras 5 to 8 are continuously stored in a memory 14, for example, at intervals of 1/30 second (30 fps) by image compression means 10.例文帳に追加

第１〜第４の監視カメラ５〜８で撮影される映像を画像圧縮手段１０によって例えば１／３０秒毎（３０ｆｐｓ）の間隔でメモリ１４に連続的に記憶する。 - 特許庁

A memory LSI comprising a product code ECC circuit comprises a means for solely operating one of first and second codes of a product code, respectively in a test mode.例文帳に追加

積符号のＥＣＣ回路を備えたメモリＬＳＩにおいて、テストモード時、積符号の第１、第２符号のうち、一方の符号をそれぞれを単独で動作させる手段を備えている。 - 特許庁

When an up key and a down key out of volume adjustment keys of the remote controller are simultaneously depressed for a long time, a first child lock is set, and the value of an adjusted volume is stored in a memory.例文帳に追加

リモコンの音量調整キーの上方向キーと下方向キーとが同時に長押しされると、第１チャイルドロックが設定され、調整された音量の値がメモリに記憶される。 - 特許庁

A correction amount calculation part 23 detects the signal from an output voltage sensor 21 at that time, and stores it in a first memory 231 in the correction amount calculation part 23 as an offset voltage value.例文帳に追加

補正量演算部２３はこのときの出力電圧センサ２１からの信号を検出し、オフセット電圧値として補正量演算部２３内の第１メモリ２３１に格納する。 - 特許庁

When intake valve stoppages are to begin after the learning, the intake valve with less fluctuation in the memory is stopped first (S12) and, hereafter, the intake valves are stopped alternately for each cycle (S13).例文帳に追加

学習後は、吸気片弁停止を開始する際に、記憶した空燃比変動の小さい方の吸気弁から停止し（Ｓ１２）、以降は、１サイクル毎に、停止吸気弁を交互に切換える（Ｓ１３）。 - 特許庁

The memory element has a first conductive layer for composing the bit line, a second conductive layer for composing the word line, and the composite layer hardened by an optical action.例文帳に追加

記憶素子は、ビット線を構成する第１の導電層と、ワード線を構成する第２の導電層と、光学的作用により硬化する組成物層を有することを特徴とする。 - 特許庁

Each of this CG drivers 300-0 to 300-7 sets the potential of first and second control gates of the memory cell arranged at one block being different each other in the large blocks 0-7.例文帳に追加

このＣＧドライバ３００−０〜３００−７の各々は、ラージブロック０〜７の中の互いに異なる一つに配置されたメモリセルの第１，第２のコントロールゲートの電位を設定する。 - 特許庁

A computer 100 includes a main memory 120, an SSD (Solid State Drive) 130, a first chip set 140, and a second chip set 150 as constituent elements related to the storage of the data used in information processing.例文帳に追加

コンピュータ１００が、情報処理に使われるデータの格納に係る構成要素として、メインメモリ１２０、ＳＳＤ１３０、第１チップセット１４０、および第２チップセット１５０を備えた。 - 特許庁

When absence of the user is detected, it is determined whether a CPU usage is equal to a first value or larger, or whether a memory usage is equal to a second value or larger (S502).例文帳に追加

次いで、ユーザが不在であると検出された場合、ＣＰＵ使用率が第１の値以上であるか否か、またはメモリ使用率が第２の値以上であるか否かを判定する（Ｓ５０２）。 - 特許庁

The first control unit stops the operation in a memory upon receiving the state signal showing the power-OFF instruction, and sends the instruction to the second control unit to stop the operation in a load.例文帳に追加

第１制御部は電源オフの指示を示す状態信号を受信すると記憶部の動作を停止させる処理を実行し、第２制御部へ負荷の動作を停止させる指示を送信する。 - 特許庁