「first memory」に関連した英語例文の一覧と使い方(68ページ目) - Weblio英語例文検索

The first control signal P2N is activated when the synchronous semiconductor memory device is operated as pre-fetch structure, the second control signal PWR is activated in the wrote-in cycle.例文帳に追加

第１制御信号P2Nは同期式半導体メモリ装置がプレフェッチ構造として動作する際にアクティブされ、第２制御信号PWRは書込サイクルでアクティブされる。 - 特許庁

The passers-by included in the images are detected by an image processing section 2 and the data is registered as a passers-by database in a first memory section 3.例文帳に追加

この撮影画像に対し、画像処理部２により画像内に含まれる通行者が検出され、そのデータは第１の記憶部３に通行者データベースとして登録される。 - 特許庁

The semiconductor device includes, above the memory cell array, a plurality of bit lines extending along the first direction, connected to a plurality of bit line contact regions, and arranged successively in the second direction.例文帳に追加

メモリセルアレイ上方に、第１の方向に沿って延在し、複数のビット線コンタクト了以金に接続され、第２の方向に並んで配置された複数のビット線を含む。 - 特許庁

An HDMI processing IC 1 in the digital television broadcast receiving device 111 has a built-in first rewritable EDID memory 12 which stores an EDID.例文帳に追加

デジタルテレビジョン放送受信装置１１１内のＨＤＭＩ処理ＩＣ１は、ＥＤＩＤを記憶する書き換え可能な第１のＥＤＩＤメモリ１２を内蔵している。 - 特許庁

In this semiconductor memory, K addresses from the first to Kth (K: integer of 2 or more) in which one part of bits are common are inputted.例文帳に追加

本願発明の半導体記憶装置に対しては、一部ビットが共通する第１番目から第Ｋ番目（Ｋ：２以上の整数）のＫ個のアドレスが入力される。 - 特許庁

In the second memory area B, the amount of learning which the first microcontroller 1 learns and the inspection sum of the amount of learning are stored without accompanying the complement of the amount of learning.例文帳に追加

第２のメモリ領域Ｂには，第１マイクロコントローラ１が学習した学習量と，その学習量の検査合計が，学習量の補数を伴わずに格納されている。 - 特許庁

The NAND type flash memory element comprises a cell array area 100b composed of first, second cell blocks B1, B2, a row decoder 300b driving the cell array area 100b.例文帳に追加

ナンド型フラッシュメモリ素子は第１、第２セルブロックＢ１、Ｂ２から構成されたセルアレイ領域１００ｂと、セルアレイ領域１００ｂを駆動させるロウデコーダ３００ｂとを含む。 - 特許庁

A memory stores data values corresponding to the first and second optical signals, and in which the addresses are used to directly read the data values stored at the addresses.例文帳に追加

メモリは第１の光信号及び第２の光信号に対応するデータ値を記憶し、アドレスが使用されてそのアドレスに記憶されているデータ値が直接読み出される。 - 特許庁

A plurality of floating gates 7 are formed through a first gate insulation film 4 on the main plane of the semiconductor substrate 1 which consists of the non-volatile semiconductor memory device.例文帳に追加

不揮発性半導体記憶装置を構成する半導体基板１の主面上には第１ゲート絶縁膜４を介して複数の浮遊ゲート７が形成されている。 - 特許庁

A normal scan test is carried out in the first test mode, and a BIST signal is output serially, from the serial access memory BIST circuit 3 in the second test mode.例文帳に追加

第１のテストモードでは通常のスキャンテストが行われ、第２のテストモードでは、シリアルアクセスメモリＢＩＳＴ回路３からＢＩＳＴ信号がシリアルに出力される。 - 特許庁

The switching part of the first pipeline stage inputs even-number and odd-number data read in parallel from a memory cell to even-number and odd-number data latches.例文帳に追加

第１パイプライン段のスイッチング部は、メモリセルから並列に読出される偶数データ及び奇数データを第１パイプライン段の偶数データラッチ及び奇数データラッチに入力する。 - 特許庁

A ferroelectric memory capacitor is formed by forming a barrier layer, a first metal layer, a ferroelectric layer, a second metal layer, and a hard mask layer, on a dielectric layer (70).例文帳に追加

誘電層（７０）上にバリア層、第１の金属層、強誘電層、第２の金属層、及びハードマスク層を形成することによって強誘電体メモリキャパシタを形成する。 - 特許庁

Further, the operating system program of the device indicates the setting and alteration of the parameters in the first memory through an interface prepared for the BIOS program.例文帳に追加

さらに、前記ＢＩＯＳプログラムに用意されたインタフェースを介して前記装置のオペレーティングシステムプログラムで、前記第１のメモリ内のパラメータについて設定・変更を指示する。 - 特許庁

A main data bus (1) used commonly for first and second data bit width and a main data bus (2) used only for the second data bit width are arranged for a memory array.例文帳に追加

メモリアレイに対して、第１および第２のデータビット幅に対し共通に用いられるメインデータバス（１）と、第２のデータビット幅においてのみ用いられるメインデータバス（２）を配置する。 - 特許庁

When the row of the latched address is activated simultaneously, the memory cells of the activated row belonging to each of the first columns are programmed simultaneously to the same data value.例文帳に追加

前記ラッチされたアドレスの行が同時に活性化されるとき、第１列の各々に属する前記活性化された行のメモリセルが同一のデータ値に同時にプログラムされる。 - 特許庁

Internet Protocol address prefixes are hashed into hash tables allocated memory blocks on demand after collisions occur for both a first hash and a single rehash.例文帳に追加

インターネットプロトコルアドレスプレフィックスを、第一ハッシュ及び単一リハッシュの両方に対して衝突が発生した後にオンデマンドでハッシュテーブルを割当てたメモリブロック内へハッシュさせる。 - 特許庁

In the semiconductor memory device having a capacitor electrode has a support layer, a grained portion, a first electrode, a capacitor insulating film and a second electrode.例文帳に追加

キャパシタ構造を有する半導体記憶装置であって、この半導体記憶装置は、支持層と、粒状部分、第１電極、キャパシタ絶縁膜、第２電極を有する。 - 特許庁

This rudder device is provided with the first rudder 17 and the second rudder 19 and drives these rudders 17 and 19 by respectively separate monostable type shape memory alloy actuators.例文帳に追加

第一の舵１７と第二の舵１９とを設け、これらの舵１７，１９をそれぞれ別の単安定型形状記憶合金アクチュエータにより駆動することとする。 - 特許庁

The semiconductor storage device includes a first cell group CG1 in which at least two memory cells containing ferroelectric capacitors and transistors connected in parallel are connected in series.例文帳に追加

半導体記憶装置は、並列接続された強誘電体キャパシタとトランジスタとを含むメモリセルが少なくとも２つ直列接続された第１セル群ＣＧ１を有する。 - 特許庁

A correction processing section 120 makes coded data whose type is isolated in the coded data stored in the first memory 105 the same as the types of coded data around and outputs the coded data.例文帳に追加

補正処理部１２０は、第１のメモリ１０５に格納された符号化データの中で、その種類が孤立した符号化データを、周辺の種類と同じにして、出力する。 - 特許庁

The array comprises a table of values which are stored in a memory, the values being representative of node ranks of the tree which are sequenced according to a first total order relation.例文帳に追加

このアレイは、メモリに保存されるテーブル値からなり、当該値は第１の全体的な順序関係に基づき順序付けられた前記ツリーのノードランクを示している。 - 特許庁

The system 12 is equipped with a passive type operator-specifying device 32 having a first security code and a theft control unit 22 including a memory 29 to store a second security code.例文帳に追加

セキュリティ・システム22は更に、第１セキュリティ・コードを持つ受動形操作者特定装置32及び、第２セキュリティ・コードを記憶するメモリー29を含む盗難制御ユニット22を、含む。 - 特許庁

The electronic equipment 200 is provided with a voice signal generator 210 for generating a voice signal; a memory 220 for storing first volume specifications; and a volume control device 230.例文帳に追加

電子機器２００は、音声信号を生成させる音声信号発生器２１０と、第１の音量規格を記憶させるメモリ２２０と、音量制御装置２３０とを有する。 - 特許庁

A termination sequence generation unit 210 generates a termination sequence composed of the same number of bits as the memory length of the first encoder 230 and provides the generated termination sequence as an input sequence.例文帳に追加

終端系列生成部２１０は、第１符号器２３０のメモリ長と同数のビットからなる終端系列を生成し、入力系列として提供する。 - 特許庁

To eliminate the need of a memory for storing the results of first-stage one-dimensional orthogonal transformation and to obtain desired result data of two-dimensional orthogonal transformation at high speed.例文帳に追加

２次元直交変換の所望の結果データが高速に得られるようにし、かつ１段目の１次元直交変換の結果を蓄積するためのメモリを不要にする。 - 特許庁

The adjusted data is adjusted such that the inspection result (inspection value) by a checking program addressed to the first memory part 31 is adjusted to the same value, irrespective of the version of the basic program.例文帳に追加

調整データは、第１記憶部３１に対する検査プログラムによる検査結果（検査値）が、基本プログラムのバージョンによらず、同値となるように調整される。 - 特許庁

To eliminate the need for a memory for temporarily storing the data of a back surface at reading the front surface and back surface of an original by first and second CIS(contact image sensors) and transferring the data.例文帳に追加

原稿の表面と裏面を第１、第２のＣＩＳ（コンタクトイメージセンサ）で読み取ってデータを転送する場合、裏面のデータを一時記憶しておくメモリを不要にする。 - 特許庁

The memory system of an embodiment comprises a plurality of semiconductor memories each including a plurality of blocks, a first table, a reception part, a preparation part, a second table, and a write part.例文帳に追加

実施形態のメモリシステムは、複数のブロックをそれぞれが有する複数の半導体メモリと、第１テーブルと、受信部と、作成部と、第２テーブルと、書き込み部とを備える。 - 特許庁

A flash memory in an electronic apparatus 10 stores first image data for displaying a content in two dimensions and second image data for displaying the content in three dimensions.例文帳に追加

電子機器１０のフラッシュメモリは、コンテンツを２次元表示するための第１の画像データと、前記コンテンツを３次元表示するための第２の画像データとを格納している。 - 特許庁

Connection configurations of the first computing unit (332) and the second computing unit (333) can be changed according to configuration information set in a configuration information memory (340).例文帳に追加

第１演算器（３３２）および第２演算器（３３３）の接続構成は構成情報メモリ（３４０）に設定される構成情報に基づいて変更可能である。 - 特許庁

In this case, the disk I/F section 4 transfers the data stored in the first FIFO memory 10 whose free capacity is lost to either of HDD 5-1, 5-2.例文帳に追加

この際、ディスクＩ／Ｆ部４は、空き容量がなくなった第１のＦＩＦＯメモリ１０の記憶データを、ＨＤＤ５−１、５−２のいずれかに転送して記録する。 - 特許庁

A block attribute/MV search result storage memory 202 holds the motion vector search result of a second block which has completed search of the motion vector located in the vicinity of the first block.例文帳に追加

ブロック属性・ＭＶ探索結果記憶メモリ２０２は、第１のブロックの近傍に位置する動きベクトルを探索済みの第２のブロックの動きベクトル探索結果を保持する。 - 特許庁

The NIC 42 reads the projection data APRE from the first memory 43 in response to a request from the CPU 45 and transmits them to a reconfiguration part via a network switch 15.例文帳に追加

ＮＩＣ４２は、ＣＰＵ４５からの要求に応じて、第１のメモリ４３から投影データＡＰＲＥを読み出し、ネットワークスイッチ１５を介して再構成部に送信する。 - 特許庁

A pair of flash memory trim cell gates a first latch 205 by devices M7, M8 through terminals TRIMINB, TRIMIN.例文帳に追加

このトリムセル差動増幅回路は、フラッシュ・メモリ・トリムセルをプログラミングすることなしに、トリムビットをラッチに直列にシフトインさせること、およびトリムビットを直列にシフトアウトさせることができる。 - 特許庁

Angle data Jh(1)-Jh(6) for correction of the respective shafts J1-J6 are acquired at first in a reference posture condition (step S1), and the angle data are stored in a non-volatile memory 6.例文帳に追加

まず、基準姿勢状態で各軸Ｊ１〜Ｊ６の補正用角度データＪｈ（１）〜Ｊｈ（６）を得（ステップＳ１）、この角度データを不揮発性メモリ６に記憶させる。 - 特許庁

To perform action to an object by changing an amount of overlap of a first member and a second member connected by shape memory alloy in simple structures.例文帳に追加

簡単な構成で形状記憶合金により接続した第１部材と第２部材との重複量を変化させて対象物に対する作用を行うことができる。 - 特許庁

A memory system according to an embodiment includes a controller which performs data transfer between a host device and a nonvolatile second storage section via a volatile first storage section.例文帳に追加

実施形態のメモリシステムは、揮発性の第１の記憶部を介してホスト装置と不揮発性の第２の記憶部との間のデータ転送を行うコントローラを備えている。 - 特許庁

Between a first source line connected with the sources of first conductivity type MOSFETs constituting first and second CMOS inverter circuits constituting the static type memory cells and a first power line corresponding to it, a switch MOSFET which is turned off in a first operation mode and turned on in a second operation mode different from the first operation mode and diode-type first and second conductivity type MOSFETs are provided in parallel.例文帳に追加

上記メモリセルアレイは、複数のスタティック型メモリセルを構成する第１及び第２ＣＭＯＳインバータ回路を構成する第１導電型ＭＯＳＦＥＴのソースが接続された第１ソース線とそれに対応した第１電源線との間に、第１動作モードのときにはオフ状態にされ、上記第１動作モードとは異なる第２動作モードのときにはオン状態にされるスイッチＭＯＳＦＥＴと、ダイオード形態にされた第１導電型と第２導電型のＭＯＳＦＥＴを並列形態に設ける。 - 特許庁

The semiconductor integrated circuit is further provided with plural power source lines for the cache memory, which comprises first metallic wiring layers 4AL extending at an arbitrary angle with respect to the direction of arrangement of the memory cells and plural power source lines for the cache memory, constituted of plural second metallic wiring layers 3AL which extend along the direction of arrangement of the memory cells.例文帳に追加

半導体集積回路１１は更に、メモリセルの配列方向に対し任意の角度で傾斜して夫々延在する第１金属配線層（４ＡＬ）から構成されるキャッシュメモリの複数の電源線と、第１金属配線層（４ＡＬ）とメモリセルとの間に位置し、メモリセルの配列方向に沿って夫々延在する複数の第２金属配線層（３ＡＬ）から構成されるキャッシュメモリの複数の電源線とを備える。 - 特許庁

The memory unit includes: a multilayer structure ML including alternately stacked electrode films WL and interelectrode insulating films 14; a semiconductor pillar SP piercing the multilayer structure; a memory layer 48 between the electrode films WL and the semiconductor pillar; an internal insulating film 42 between the memory layer and the semiconductor pillar; an external insulating film 43 between the electrode films and the memory layer; and a first wire W1 connected to the semiconductor pillar.例文帳に追加

メモリ部は、交互に積層された電極膜ＷＬと電極間絶縁膜１４とを有する積層構造体ＭＬ、積層構造体を貫通する半導体ピラーＳＰ、電極膜ＷＬと半導体ピラーと間の記憶層４８、記憶層と半導体ピラーとの間の内側絶縁膜４２、電極膜と記憶層との間の外側絶縁膜４３、半導体ピラーに接続された第１配線Ｗ１、を有す。 - 特許庁

The apparatus for the memory device including a memory array and a redundancy memory includes: a programmable redundancy decoder determining a drive force corresponding to a selection signal; and a delay difference generating unit for generating a delay difference signal corresponding to a delay difference between first and second word line signals output from the redundancy memory.例文帳に追加

メモリアレイ及び剰余メモリを有するメモリ素子のテスト装置において、選択信号に相応して駆動力を決定し、決定された駆動力を前記剰余メモリのワードラインに出力するプログラマブル剰余デコーダと、前記剰余メモリから出力される第１ワードライン信号と第２ワードライン信号との間の遅延差に相応する遅延差信号を発生する遅延差発生部とを備えてメモリ素子のテスト装置を構成する。 - 特許庁

A first writing changes resistance of a plurality of memory cells MCs connected to a word line oWL to a first state using current flowing from a source line SL to a plurality of bit lines BLs, and a second writing changes the resistance of the memory cells MCs to a second state using current flowing from the bit lines BLs to the source line SL based on data stored in a sense amplifier 13 after performing the first writing.例文帳に追加

第１の書き込みは、ソース線ＳＬから複数のビット線ＢＬへ流れる電流で、ワード線ｏＷＬに接続された複数のメモリセルＭＣの抵抗を第１状態に変化させ、第２の書き込みは、第１の書き込みを行った後にセンスアンプ１３が保持するデータに基づいて、ビット線ＢＬからソース線ＳＬへ流れる電流でメモリセルＭＣの抵抗を第２状態に変化させる。 - 特許庁

The virtual machine control device controlling the virtual machine during execution includes: a first computer device having a first switching hypervisor executed by the virtual machine; a second computer device which has a second switching hypervisor and wherein the second switching hypervisor communicates with the first switching hypervisor; and a common memory connected to the first and second computer devices, allowing access by the first and second switching hypervisors.例文帳に追加

実行中の仮想マシンを制御する仮想マシン制御装置であって、 仮想マシンが実行する第１スイッチングハイパーバイザーを有する第１コンピュータデバイス、第２スイッチングハイパーバイザーを有し、前記第２スイッチングハイパーバイザーが第１スイッチングハイパーバイザーと通信する第２コンピュータデバイス、及び前記第１と第２コンピュータデバイスに接続され、前記第１と第２スイッチングハイパーバイザーでアクセス可能となる共通メモリを含む。 - 特許庁

A control means 6 switches the compression means from the incompressible output state to the compression output state during a first input vertical blanking period, switches the restoring means from the non-restoring output state to the restoring output state during a first output vertical blanking period after the first input vertical blanking period, and switches the memory means from the second mode to the first mode during the first output vertical blanking period.例文帳に追加

制御手段６は、第１の入力垂直ブランキング期間で非圧縮出力状態から圧縮出力状態に切り替え、第１の入力垂直ブランキング期間の次の第１の出力垂直ブランキング期間で非復元出力状態から復元出力状態に切り替え、第１の出力垂直ブランキング期間でメモリ手段を第２のモードから第１のモードに切り替える。 - 特許庁

First or second information is selectively fetched from the lower level memory device 48 and selectively stored in the first auxiliary storage device 42 and the second auxiliary storage device 44 according to whether the data to be referenced is in the first auxiliary storage device 42 or the second auxiliary storage device 44 or whether the another first information that does not include the reference information is in the first auxiliary storage device 42.例文帳に追加

参照される情報が、第１補助記憶素子42または第２補助記憶素子44に存在するか、あるいは、参照される情報を含んでいない別の第１情報が第１補助記憶素子42に存在するか否かによって、前記下位メモリ素子48から第１情報または第２情報を選択的に取り出し、第１補助記憶素子42と第２補助記憶素子44とに選択的に格納する。 - 特許庁