「first memory」に関連した英語例文の一覧と使い方(65ページ目) - Weblio英語例文検索

Thereafter, when the storing medium is inserted into the memory interface 44, the indication receiving part 46a determines this as an indication for resuming of the first printing job, and the image forming part 43 resumes the first printing job based on the advancing situation.例文帳に追加

その後、記憶媒体がメモリインターフェース４４に差し込まれると、指示受付部４６ａはこれを第１印刷ジョブの再開指示と判断し、画像形成部４３は、進行状況に基づいて第１印刷ジョブを再開する。 - 特許庁

Besides, when the simple deletion processing is started, the maximum recorded address information before the deletion is recorded on the optical disk, the program memory area(PMA) and the control region (the first read-in), track descriptor of the first track) are erased.例文帳に追加

また、簡易消去処理を開始すると、消去前の最大既記録アドレス情報を光ディスクに記録し、中間記録管理領域（ＰＭＡ）、管理領域（最初のリードイン、最初のトラックのトラックディスクリプタ）を消去する。 - 特許庁

The digital photograph frame includes a frame body, a leg section, a microprocessor, output and input interfaces, an external connection memory device, a multiplexer, a first buffer unit, a second buffer unit, a third buffer unit, a first display panel, a second display panel, and a control panel.例文帳に追加

フレーム本体、脚部、マイクロプロセッサ、出力及び入力インターフェース、外部接続記憶デバイス、マルチプレクサ、第１のバッファユニット、第２のバッファユニット、第３のバッファユニット、第１のディスプレイパネル、第２のディスプレイパネル、及び制御パネルを含む。 - 特許庁

The first and the second lines from the both ends of the element region of the memory cell in the active region are composed of partial lines divided into more than two lines.例文帳に追加

前記活性領域のうちの前記メモリセルの素子領域の両端から１本目および２本目のラインは、２つ以上に分割された部分ラインで構成される。 - 特許庁

A control part 5 turns on/off the first transistors 11 and 12 and second transistors 21 and 22 exclusively to write to the EEPROM 2 or serial flash memory 3 exclusively.例文帳に追加

制御部５は、第１トランジスタ１１、１２及び第２トランジスタ２１、２２を排他的にオン／オフさせ、ＥＥＰＲＯＭ２又はシリアルフラッシュメモリ３に排他的に書き込む。 - 特許庁

In a NAND-type flash memory, a row decoder selects a first block and a second block out of a plurality of blocks according to an address signal and simultaneous selection signal.例文帳に追加

ＮＡＮＤ型フラッシュメモリのロウデコーダは、アドレス信号および同時選択信号に応じて、複数のブロックのうち第１のブロックと第２のブロックとを選択する。 - 特許庁

At first, reference patterns of specified characters stored in a memory and a plurality of character images recognized as the specified characters are read based on the operation by the user.例文帳に追加

まず、ユーザによる操作に基づいて、メモリに格納されている特定文字の標準パターン及びこの特定文字として認識された複数の文字イメージを読み込む。 - 特許庁

Voice/image signal output to an output means from a reproducing part 2 by control of a first microcomputer 3 is stored in a large capacity memory 7.例文帳に追加

第１のマイクロコンピュータ３の制御によって再生部２から出力手段に対して出力された音声／映像信号を大容量メモリ７に格納しておく。 - 特許庁

When an optical disk reproducing device and a TV set is connected by an HDMI cable, an EDID from the TV set is obtained and stored in a memory as a first EDID.例文帳に追加

光ディスク再生装置とＴＶとがＨＤＭＩケーブルにより接続されると、ＴＶからのＥＤＩＤが取得され、第１のＥＤＩＤとしてメモリに保存される。 - 特許庁

An address control circuit receives a control signal for changing address allocation to a plurality of memory blocks and an address signal consisting of first and second bit strings.例文帳に追加

アドレス制御回路は、複数のメモリブロックに対するアドレス割付を変更するための制御信号と第１および第２ビット列からなるアドレス信号とを受ける。 - 特許庁

The parametric equalizer device comprises: a memory 1; a coefficient calculation circuit 2; a coefficient RAM 3; a register 4 for a first parameter; a register 5 for a second parameter; a register 6 for a third parameter; a selector 7, etc.例文帳に追加

メモリ１、係数計算回路２、係数ＲＡＭ３、第１パラメータ用レジスタ４、第２パラメータ用レジスタ５、第３パラメータ用レジスタ６、セレクタ７等で構成されている。 - 特許庁

After the power is supplied to a semiconductor device 100, the state of the switch SW1 is set, on the basis of the first control data CNT1 stored in the nonvolatile memory M1.例文帳に追加

半導体装置１００の電源投入後、スイッチＳＷ１の状態を、不揮発性メモリＭ１に記憶された第１制御データＣＮＴ１にもとづいて設定する。 - 特許庁

The shutter mechanism has shutter blades 1 and 2 mount pivotally mounted on a base plate 20, locks one end of a first shape memory alloy 3 on one end of the blades 1 and 2, and is stretched on a connection plate 7.例文帳に追加

シャッタ羽根１，２が地板２０に枢着され、羽根１，２の一方端に第１の形状記憶合金３の一端が係止され、連結板７に掛け渡されている。 - 特許庁

Diaphragm blades 1 and 2 are pivotally attached to a plate 20 and one end of a first shape memory alloy 3 is locked to one end of the blades 1 and 2 and is spanned across a clip 7.例文帳に追加

絞り羽根１，２が地板２０に枢着され、羽根１，２の一方端に第１の形状記憶合金３の一端が係止され、連結板７に掛け渡されている。 - 特許庁

To provide an information signal reproducing program by which a difference of transfer speeds of first and second information signals is absorbed in between an information signal recording medium and a buffer memory.例文帳に追加

情報信号記録媒体とバッファメモリとの間で第１，第２の情報信号の転送速度の差を吸収する情報信号再生方法を提供する。 - 特許庁

Codes showing kind of schedule, voice data relevant to the kind shown with the code, image data relevant to the kind shown with the code are related each other and stored in the first memory.例文帳に追加

スケジュールの種類を示すコード、コードが示す種類に関連した音声データ、コードが示す種類に関連した画像データ、を関連付けて第１のメモリに格納する。 - 特許庁

A nonvolatile memory comprises a gate, a second conductivity type drain region, a charge storage layer, and a second conductivity type first lightly doped region.例文帳に追加

１つの不揮発性メモリは、１つのゲート、第２の１つの導電型ドレイン領域、１つの電荷蓄積層、及び第２の導電型の第１の１つの希薄ドープ領域を含む。 - 特許庁

To provide a technology for optimally coping with the occurrence of a situation where data cannot be stored in a memory during a shift period of a first processing part.例文帳に追加

第１処理部の移行期間中において、データをメモリに格納しきれなくなる事態が起こる場合に、最適な対処を行なうことができる技術を提供すること。 - 特許庁

If the memory recall key 102g is pressed within a predetermined time after the image data desired to be again outputted is outputted at first, the image data is re- outputted as it is.例文帳に追加

メモリリコールキー１０２ｇが、再度出力させたい画像データが最初に出力されてから所定時間内に押圧されれば、当該画像データは、そのまま再出力される。 - 特許庁

When the A/D conversion value decreases less than the first threshold value (S24: No), the value to be obtained by deducting one from the PMW value is stored in a memory as an adjusted value (S26).例文帳に追加

Ａ／Ｄ変換値が第１しきい値以下になった時に（Ｓ２４：Ｎｏ）、現在のＰＷＭ値より１つ引いた値を調整値としてメモリに記憶させる（Ｓ２６）。 - 特許庁

Since the output of the first encoding chain is stored in a memory of file structure, and can be accessed independently of the output of the second chain, real time decoding and regeneration become possible.例文帳に追加

第１符号化チェーンの出力はファイル構造のメモリに保存され、第２チェーンの出力とは独立にアクセス可能であるので、実時間での復号と再生が可能になる。 - 特許庁

Ends of the first to fourth dummy word line conductive layers 71a to 71d are aligned nearby an end of the peripheral region AR2 surrounding the memory region AR1.例文帳に追加

メモリ領域ＡＲ１を囲む周辺領域ＡＲ２の端部近傍にて、第１〜第４ダミーワード線導電層７１ａ〜７１ｄの端部は、揃うように形成されている。 - 特許庁

A control circuit 30A reads the first data Ds out of the memory 26, corrects the input image data Din based on the same and creates output image data Dout.例文帳に追加

制御回路３０Ａは第１データＤｓをメモリ２６から読み出して、これに基づいて入力画像データＤinを補正して出力画像データＤoutを生成する。 - 特許庁

A first connector 32 and a second connector 33 including card eject mechanisms for ejecting memory cards 28 and 29 by being pushed are incorporated into the card slots 24 and 25, respectively.例文帳に追加

各カード用スロット２４，２５内には、メモリカード２８，２９を押し込むことによってイジェクトするカードイジェクト機構を備えた第１のコネクタ３２と第２のコネクタ３３とを組み込む。 - 特許庁

When it is determined that the required texels are related to a dynamic texture, the system first tries to fetch those texels from a dynamic texture memory (step 25).例文帳に追加

必要なテクセルが、動的テクスチャに関係していると判定された場合、システムは、最初に、動的にテクスチャメモリからそれらのテクセルをフェッチすることを試みる(ステップ25)。 - 特許庁

A nonvolatile memory circuit is provided with a second transistor N2 being in relation for current mirror connection for a first transistor N1-Nn connected to each bit line 12.例文帳に追加

不揮発性メモリ回路において、各ビット線１２に接続された第一のトランジスタＮ１−Ｎｎに対してカレントミラー接続の関係にある第二のトランジスタＮ２を設ける。 - 特許庁

Each of the floating gate electrodes of the two memory cell transistors neighboring in the first and second directions has narrowed regions on side faces in a neighboring direction.例文帳に追加

前記第１および第２の方向に隣接する２つの前記メモリセルトランジスタの前記浮遊ゲート電極は、前記隣接する方向の側面に括れた領域を有する。 - 特許庁

When an extension distance is large, a select signal of an I/F 191 of the memory card 190 is previously set to zero, and it is changed to CMDIN that is output of the CMDINBUF 323 by a first selector 314.例文帳に追加

延長距離が大きい延長距離の場合は、予めメモリカード190のＩ／Ｆ191のセレクト信号を0にして第1のセレクタ314でCMDINBUF323の出力であるCMDINに切り替えておく。 - 特許庁

First picked-up image data are stored as RAW data in a main memory 20, and parameters for exposure control and white balance adjustment are computed from the image data.例文帳に追加

一枚目の撮像画像データは、ＲＡＷデータとしてメインメモリ２０に格納され、この画像データから露出制御用およびホワイトバランス調整用のパラメータが演算される。 - 特許庁

A non-volatile memory cell comprises a substrate, a source, a drain, and a gate on the channel insulated by a nonconductive charge trap material, interposed between a first and a second insulating layers.例文帳に追加

不揮発性メモリセルは、基板と、ソースと、ドレインと、第１および第２絶縁層に挟まれた非導電のチャージトラップ材により絶縁された前記チャネル上のゲートと、からなる。 - 特許庁

The source line SL0 is connected electrically to source regions of at least two memory cells 31, 36 out of an EEPROM by first source local mutual connection L11.例文帳に追加

ソース・ラインＳＬ０と、ＥＥＰＲＯＭアレイ内の少なくとも２つのメモリ・セル３１，３６のソース領域とは、第１ソース・ローカル相互接続ＬＩ１によって電気接続される。 - 特許庁

A first shutter device 100 obtains drive power to open or close shutter blades 50 by using the shape recovery force of a shape memory alloy 60 and the spring property of an arm 30.例文帳に追加

第１シャッタ装置１００においては、形状記憶合金６０の形状回復力と、アーム３０のバネ性とを用いて、シャッタ羽根５０を開閉させる駆動力を得る。 - 特許庁

The memory unit includes a first to a third diffusion layers juxtaposed in a row direction and elongated in a column direction to constitute a transistor connected in parallel with each of the diffusion layers.例文帳に追加

メモリユニットは、行方向に沿って並置され列方向に伸長される第１〜第３拡散層を備え、各拡散層で並列接続のトランジスタが構成される。 - 特許庁

Data transmitted from an image data transmission device 1 through an image data transmission line 3 is temporarily stored in a first memory means 24 of an image output device 2.例文帳に追加

画像データ伝送装置１から画像データ伝送線３を介して伝送されてくるデータを、画像出力装置２の第１記憶手段２４に一旦記憶する。 - 特許庁

To provide an information signal reproducing program by which a difference of transfer speeds of first and second information signals is absorbed between an information signal recording medium and a buffer memory.例文帳に追加

情報信号記録媒体とバッファメモリとの間で第１，第２の情報信号の転送速度の差を吸収する情報信号再生プログラムを提供する。 - 特許庁

When the replacement parts 20 are discriminated not to be the authentication goods, a first registration section 16d registers the individual identification number of the replacement parts 20 in a memory section 14.例文帳に追加

交換部品２０が認証品でないと判別された場合、第１の登録部１６ｄは、交換部品２０の個体識別番号を記憶部１４に登録する。 - 特許庁

To provide a multiport memory element capable of preventing the failure phonomenon of first high data during an initial operation in the global data bus transmission/reception structure of a current sensing system.例文帳に追加

電流センシング方式のグローバルデータバスの送受信構造において初期動作時に最初のハイデータのフェイル現象を防止できるマルチポートメモリ素子を提供すること。 - 特許庁

In a semiconductor memory device 70, each STI (shallow trench isolation) 2 is buried in a first main face (surface) of a semiconductor substrate 1, which is P-type silicon in a word-line direction.例文帳に追加

半導体記憶装置７０では、ワード線方向において、P型シリコンである半導体基板１の第１主面（表面）にＳＴＩ（シャロートレンチアイソレーション）２が埋設される。 - 特許庁

When a user selects a reception channel, the service list included in any ensemble is read from the first memory 37 and a display means displays the list.例文帳に追加

そして、ユーザが受信チャンネルを選局する際には、いずれかのアンサンブルに含まれるサービスのリストを第１メモリ３７から読み出して、表示手段で一覧表示する。 - 特許庁

The method determines whether a data quantity B(t) of a buffer memory 93 is sequentially larger than a first predetermined quantity B_first during a period of read operation (S25).例文帳に追加

当該方法は、バッファ・メモリ９３の記憶量Ｂ（ｔ）が、読取り操作の期間中、第１の所定の量Ｂ_firstよりも連続的に大きいか否かを決定する（Ｓ２５）。 - 特許庁

A reference voltage generating circuit generates reference voltage and verification voltage in accordance with the reference value and the verification value stored in the first and the second memory sections.例文帳に追加

参照電圧生成回路は、第１および第２記憶部に記憶された参照値および検証値に応じて参照電圧および検証電圧を生成する。 - 特許庁

The nonvolatile semiconductor memory is provided with a plurality of cell transistors CT11, CT12,..., a plurality of transistors for selection ST1, ST2,..., row lines, column lines, a first decoder 37 and a second decoder 39.例文帳に追加

不揮発性半導体記憶装置は、複数のセルトランジスタＣＴ11，ＣＴ12，…、選択用トランジスタＳＴ1 ，ＳＴ2 ，…、行線、列線、第１のデコーダ37及び第２のデコーダ37を備えている。 - 特許庁

The control means 23 is provided with a first microprocessor, a second microprocessor, a program recording medium, a nonvolatile memory element, a data bus, and an interface.例文帳に追加

制御手段２３に第１のマイクロプロセッサ４１、第２のマイクロプロセッサ４２、プログラム記憶媒体４３、不揮発性記憶素子４４、データバス４５、インターフェイス４６，４７を設ける。 - 特許庁

The third conductive layer is wired to the word line WL and does not include the bit line BL, the bit line bar, the first voltage line, and the second voltage line within the memory cell 101a.例文帳に追加

第三導電層は、ワードラインＷＬに対して配線され、メモリセル１０１ａ内で、ビットラインＢＬ、ビットラインバー、第一電圧ライン、及び第二電圧ラインがない。 - 特許庁

The magnetic memory element has a magnetic tunnel junction (MTJ) including a ferromagnetic free layer, and exhibits a first relatively high resistance state and a second relatively low resistance state.例文帳に追加

磁気メモリ素子は、強磁性自由層を有する磁気トンネル接合（ＭＴＪ）を備え、第１の比較的高い抵抗状態と第２の比較的低い抵抗状態を示す。 - 特許庁