「first memory」に関連した英語例文の一覧と使い方(63ページ目) - Weblio英語例文検索

By receiving a drive mode switching command from the image data transmission device 1, an image output mode is switched to a control program rewrite mode, and then the control program temporarily stored in the first memory means 24 is stored in the second memory means 27.例文帳に追加

また、画像データ伝送装置１から駆動モード切換指示を受信することで、画像出力モードから制御プログラム書換モードに移行し、第１記憶手段２４に一旦記憶されている制御プログラムを第２記憶手段２７に書換える。 - 特許庁

When storage data of the sound memory 22 are less than the first threshold value and are soundless, the microcomputer 36 reads sound data less than a prescribed amount from the sound memory 22, replenishes data of a shortfall of the prescribed amount, and supplies them to a USB 34.例文帳に追加

音声メモリ２２の記憶データが第１の閾値より少なく、且つ、無音である場合に、マイコン３６は、音声メモリ２２から当該所定量より少ない音声データを読み出し、所定量に不足するデータを補充して、ＵＳＢ３４に供給する。 - 特許庁

A user program is stored in a rewritable nonvolatile memory 21, and a program transfer part 22 transfers a system program 211 and a user program 212 stored in a first rewritable nonvolatile memory 21 to a programmable controller 1 when a power is turned on.例文帳に追加

書換え可能な不揮発性メモリ２１にユーザプログラムを格納し、プログラム転送部２２が、電源投入時、第１の書換え可能な不揮発性メモリ２１に格納されたシステムプログラム２１１とユーザプログラム２１２をプログラマブルコントローラ１に転送する。 - 特許庁

After memory cell data are erased en bloc by a predetermined block unit (step S2), a threshold voltage Vth is compared with a first repair verify voltage RV0 to determine whether each memory cell of the block is in an excessively erased state or not (step S3).例文帳に追加

メモリセルのデータを所定ブロック単位で一括消去した（ステップＳ２）後、当該ブロック中の各メモリセルについて閾値電圧Ｖｔｈを第１リペア・ベリファイ電圧ＲＶ０と比較し過消去状態にあるか否かを判定する（ステップＳ３）。 - 特許庁

A first IC includes an internal component section capable of being adjusted with adjustment data, a nonvolatile memory in which a beforehand acquired adjustment data about the internal component section is stored, and an interface section provided between the non volatile memory and outside.例文帳に追加

第１のＩＣは、調整データにより調整可能な内部構成部と、この内部構成部についての事前取得調整データが記憶される不揮発性メモリと、この不揮発性メモリと外部との間に設けられるインターフェース部とを備える。 - 特許庁

The image forming apparatus is provided with an apparatus unit provided with a first non-volatile memory retaining recognition information and an image forming apparatus body provided with a second volatile memory retaining a plurality of second recognition information and a plurality of control information.例文帳に追加

この発明の画像形成装置は、認識情報を保持する第１不揮発性メモリを有する装置ユニットと、複数の第２認識情報と複数の制御情報とを保持する第２不揮発性メモリを有する画像形成装置本体とを備える。 - 特許庁

At the time, a system controller 301 erases the still images not included in the still images to be newly stored from the image memory 302, and reads only the still images not stored in the image memory 302 from the first large capacity storage device 305.例文帳に追加

このとき、システムコントローラ３０１は、新たに記憶すべき静止画像に含まれない静止画像を画像メモリ３０２から消去して、画像メモリ３０２に記憶されていない静止画像のみを第１の大容量記憶装置３０５から読み出す。 - 特許庁

In the control method for the disk array apparatus, a CPU of a first control module acquires other system state information which is decided by a battery and a nonvolatile memory of a second control module and indicates the data saving possibility of the cache memory of the second control module.例文帳に追加

ディスクアレイ装置の制御方法において、第１の制御モジュールのＣＰＵが、第２の制御モジュールのバッテリ及び不揮発性メモリによる、第２の制御モジュールのキャッシュメモリについてのデータ退避可否を示す他系状態情報を取得する。 - 特許庁

An image sensor includes a matrix of photoelectric pixels Px arrayed in rows and columns, and a first matrix 16a of memory cells connected to a control and addition means 18 for storing stored luminance levels of several pixel rows into rows of memory cells.例文帳に追加

行及び列に配列された光電性画素Ｐｘのマトリックスと、画素の数個の行の蓄積された輝度レベルをメモリセルの行に格納する制御及び加算手段１８に接続されたメモリセルの第１のマトリックス１６ａと、を備える。 - 特許庁

The voice of a specified person detected before scheduled program end using the spectrum analyzer 6 is stored in a first memory 7 as a judging reference voice, and the voice detected past the scheduled program end time by a spectrum analyzer 6 is stored in a second memory 8.例文帳に追加

番組終了予定前にスペクトルアナライザ６で検出された特定者の音声は判定基準音声として第１メモリ７に記憶し、番組終了予定時刻経過後にスペクトルアナライザ８で検出された音声は第２メモリ８に記憶する。 - 特許庁

When a controller 3 of a scanning sonar 50 receives a transmitting command of supersonic wave from a fish finder 100, a memory control circuit 14 begins to read the waveform data from the memory 15 which memorizes the newest waveform in either the first or the second memories 15a and 15b.例文帳に追加

スキャニングソナー５０の制御部３が魚群探知機１００から超音波の送信指令を受信すると、メモリ制御回路１４は、第１および第２メモリ１５ａ，１５ｂのうちで最新の波形データを記憶するメモリ１５から波形データを読み出す。 - 特許庁

The row address latch includes a first stage configured to latch a row address for a memory read or write operation, and a second stage configured to latch a row address for a memory bank auto-refresh.例文帳に追加

上記行アドレスラッチ部は、メモリの読み出し動作または書き込み動作を行うための行アドレスをラッチするように構成された第１の段と、メモリバンクを自動リフレッシュするための行アドレスをラッチするように構成された第２の段とを含む。 - 特許庁

The S/P converting part 103 converts the transmitting signal from a serial data format to a parallel data format, reads a re-sending signal twice out of a memory in first re-sending and reads the re-sending signal four times from the memory in second re-sending.例文帳に追加

Ｓ／Ｐ変換部１０３は、送信信号をシリアルデータ形式からパラレルデータ形式に変換するとともに、１回目の再送の時には再送信号をメモリより２回読み出し、２回目の再送の時には再送信号をメモリより４回読み出す。 - 特許庁

In each game machine, when updated game data after moving the character or the like by data communication are written to a backup memory, the updated game data are written to the backup memory by dividing the data into two parts and separately writing respective parts in first write processing and second write processing.例文帳に追加

各ゲーム機では、データ通信によってキャラクタ等を移動した後の更新後のゲームデータをバックアップメモリに書き込むときに、更新後のゲームデータが、第１書き込み処理と第２書き込み処理の２回に分けてバックアップメモリに書き込まれる。 - 特許庁

The transfer conciliator performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to transfer requests from the first and the second data transfer controllers.例文帳に追加

転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対してバッファメモリに対する書き込み方向の転送と前記バッファメモリに対する読み出し方向の転送とを時分割制御する。 - 特許庁

The program selector 15 connects the CPU 14 with the second control program memory 17 at a moment in time becoming the test start date from the received comparison results, and connects the CPU 14 with the first control program memory 16 at a moment in time becoming the test end date.例文帳に追加

プログラムセレクタ１５は、入力された比較結果から試験開始日時となった時点で、ＣＰＵ１４を第２制御プログラムメモリ１７に接続させ、試験終了日時となった時点で、ＣＰＵ１４を第１制御プログラムメモリ１６に接続させる。 - 特許庁

In the period of the first half of the display period of one V, addresses of positions where display elements 22 exist are outputted from a memory control part 37 as read-out addresses and display data having these addresses are read out from a memory to be displayed on a display board 39.例文帳に追加

１Ｖの表示期間の前半の期間に、メモリ制御部３７から表示素子２２の存在する位置のアドレスが読み出しアドレスとして出力され、そのアドレスの表示データがメモリから読み出されて表示盤３９に表示される。 - 特許庁

The RAM measuring block 13 realizes high-speed RAM monitoring by separating two processing timings of the processing timing between the first block 2 and the shared memory 16 and the processing timing between the shared memory 16 and the RAM measuring device 14.例文帳に追加

ＲＡＭ計測ブロック１３は、第１のブロック２と共有メモリ１６の間の処理タイミングと、共有メモリ１６とＲＡＭ計測装置１４の間の処理タイミングとの２つの処理タイミングを分離することにより、高速なＲＡＭモニタを実現する。 - 特許庁

A controller 11 performs control for storing thumbnail data generated from the stream data in the first storage area 31a of the buffer memory 10, and make the stream data stored in the second storage area 31b of the buffer memory 10 when stream data are reproduced.例文帳に追加

コントローラ１１は、ストリームデータの再生時に、バッファメモリ１０の第１の記憶領域３１ａに該ストリームデータから生成されたサムネールデータを格納させ、バッファメモリ１０の第２の記憶領域３１ｂに該ストリームデータを格納させるよう制御する。 - 特許庁

To provide a device which calculates the sum of absolute differences for a plurality of reference pictures in parallel by the first memory access to a target picture and is an arithmetic unit capable of reducing a memory size by reducing the number of memories, and to provide its method.例文帳に追加

対象ピクチャへの１度のメモリアクセスで複数の参照ピクチャに対する差分絶対値和演算を並列に行なう装置であって、メモリ数を削減し、メモリ量を減少させることが可能な演算装置およびその方法を提供する。 - 特許庁

The judging unit 22 compares image data of a transmitting manuscript stored in the first memory 20 with sample data of a specified manuscript previously stored in the third memory 21 to judge whether the transmitted manuscript is a specified one or not.例文帳に追加

特定原稿判定部２２により、第１のメモリ２０に記憶された送信原稿の画像データと第３のメモリ２１に予め記憶されている特定原稿のサンプルデータとが比較されて、送信原稿が特定原稿か否かが判定される。 - 特許庁

Based on the detected transit time and current speed as well as the relationship data in the first memory (51), a set value for the amount of firing chemical is deduced, for deduced various firing elements, and based on the second memory (52) along with the deduced set value, an initial speed is deduced.例文帳に追加

また、検出通過時間及び検出存速と第１メモリ（51）の関係データとに基づいて発射薬量の設定値を導出し、発射諸元を導出すると共に、導出した設定値から第２メモリ（52）に基づいて初速を導出する。 - 特許庁

On a substrate for testing, a clock signal corresponding to an actual operation of the semiconductor device is supplied, and a test program for conducting a performance test on the first memory circuit is written from a tester to the second memory circuit of the second semiconductor device.例文帳に追加

試験用基板上において、上記半導体装置の実動作に相当したクロック信号を供給し、テスト装置から上記第２半導体装置の第２メモリ回路に上記第１メモリ回路の動作試験を行うテストプログラムを書き込む。 - 特許庁

An electronic zoom circuit 106, during a first reading mode, reads all pixel data of the image data from the memory as readout picture data, and during a second reading mode, thins out pixel data of the image data from the memory and reads out the pixel data as readout image data.例文帳に追加

電子ズーム回路１０６は第１の読出しモードの際、メモリから画像データの全画素データを読み出し画像データとして読み出し、第２の読出しモードの際、メモリから前記画像データの画素データを間引いて読み出し画像データとして読み出す。 - 特許庁

A program guide processing unit 2 acquires current time first once informed of a command indicating a request for program guide information of different-channel programs being broadcast, and then acquires EIT (schedule) of a channel of a network specified with a pre-reported command from a memory 7 or flash memory 8.例文帳に追加

番組表処理部２は、裏番組の番組表情報の要求を示すコマンドが通知されると、まず現在時刻を取得し、次に、先に通知されたコマンドに指定されたネットワークのチャンネルのEIT（schedule）をメモリ７またはフラッシュメモリ８から取得する。 - 特許庁

The device is provided with a control circuit 36, the contents of (n-1) stages of a binary counter 24 allotted to the most significant bit are stored in memory cells of the first (n-1) pieces of the EEPROM, the contents of nth or (n+1)-th memory cell are varied with alternate cycles.例文帳に追加

制御回路（３６）を設け、最上位ビットに割り当てた２進カウンタ（２４）のｎ−１段の内容をＥＥＰＲＯＭの最初のｎ−１個のメモリセルに記憶し、ｎ番目または（ｎ＋１）番目のメモリセルの内容を交互するサイクルで変える。 - 特許庁

The first control module can include a memory device for storing operation instruction for the game machine, and the audio control module can include an audio memory device for storing audio data set processed by the audio processor for audio output.例文帳に追加

また、第１制御モジュールに、ゲーム機の動作命令を保管するメモリデバイスを含めることができ、オーディオ制御モジュールに、オーディオ出力を作るためにオーディオプロセッサが処理するオーディオデータセットを保管するオーディオメモリデバイスを含めることができる。 - 特許庁

A first module 102 on the writing side can transmit data as if the data is transferred to a large capacity memory, and a sixth module 107 which is a transfer destination can receive data as if the data is read out of the large capacity memory.例文帳に追加

書き込み側の第１モジュール１０２は、大容量メモリに対してデータ転送しているかの如くデータ送信することができ、転送先の第６モジュール１０７は、大容量メモリからデータを読み出しているかの如くデータを受信することができる。 - 特許庁

Prior to execution of a job, a section counter cache 36 is checked for existence of a required section counter and if it does not exist, a relevant section counter is copied from the first nonvolatile memory 32 to the second nonvolatile memory 35 and used.例文帳に追加

ジョブの実行に先立ち、必要な部門の部門別カウンタが部門別カウンタキャッシュ３６に存在するか否かを調べ、無いときは該当する部門別カウンタを第１の不揮発メモリ３２から第２の不揮発メモリ３５にコピーして使用する。 - 特許庁

Input image data is encoded in an encoding unit 102, and image area information is compressed and encoded in a reversible encoding unit 1705, and both of compressed image data and image area information are stored in a first memory 104 and a second memory 106, respectively.例文帳に追加

入力画像データは符号化部１０２で符号化され、像域情報は可逆符号化部１７０５で圧縮符号化され、圧縮された画像データ及び像域情報の双方が第１、第２のメモリ１０４、１０６にそれぞれ格納される。 - 特許庁

The plurality of processors 10, 12, 14, 16 integrated on the first semiconductor substrate 100 each include a memory controller for controlling the memory 20, 22, 24, 26 that is a management target integrated on the second semiconductor substrate 200.例文帳に追加

第１半導体基板１００上に集積化された複数のプロセッサ１０、１２、１４、１６は、それぞれが個別に、第２半導体基板２００上に集積化された管理対象となるメモリ２０、２２、２４、２６を制御するためのメモリコントローラを含む。 - 特許庁

Then, when the access to the memory is completed, a data set representing identification data and burst lengths stored in a first queue 6 and a second queue 7 is updated, and data access which responds to a next DMA request is executed to the memory.例文帳に追加

そしてそのメモリへのアクセスが終了すると、第１のキュー６及び第２のキュー７に格納された識別データ及びバースト長を表すデータのセットが更新されて、次のＤＭＡ要求に応じたメモリへのデータアクセスが実行される。 - 特許庁

The first memory chip and the second memory chip have respectively a power-on reset circuit in which after supply of a power source, power source voltage is detected and when power source voltage becomes the predetermined value or more, a reset signal for initializing the operation is output.例文帳に追加

第１のメモリチップおよび第２のメモリチップは、電源投入後、電源電圧を検知し、電源電圧が所定値以上になった場合に、その動作を初期化するためのリセット信号を出力するパワーオンリセット回路を、それぞれ有する。 - 特許庁

This semiconductor memory device has 1st and 2nd additional FETs (N1, P1) added and disposed in parallel on one of the potential lines DL, SL to supply a first and second drive voltages VDD, VSS to each of memory cells 24 in the SRAM.例文帳に追加

半導体記憶装置は、第１及び第２の駆動電位ＶＤＤ、ＶＳＳをＳＲＡＭの各メモリセル２４に供給する電位線ＤＬ、ＳＬの一方の上に並列に配設された第１及び第２の追加ＦＥＴ・Ｎ１、Ｐ１を有する。 - 特許庁

This standalone memory device 60 (memory tag 61) is so structured as to, when in a first state (limited state 101), allow data to be written to the device from a data source 50 but to prevent a normal user from usably accessing the data.例文帳に追加

スタンドアロンメモリ装置６０（メモリタグ６１）は、第１の状態（制限状態１０１）にあるときはデータソース５０からデータを書き込むことを許容するが、通常のユーザが当該データに使用可能にアクセスすることを阻止するように構成される。 - 特許庁

When the first operating mode is set, image data inputted from an image input part 11 by main scan are stored in an image memory 53 and on the basis of the image data stored in this image memory 53, a color identifying part 54 performs ACS processing.例文帳に追加

第１の動作モードの設定時には、本スキャンで画像入力部１１から入力される画像データが画像メモリ５３に格納され、カラー識別部５４はこの画像メモリ５３に格納された画像データに基づいてＡＣＳ処理を実行する。 - 特許庁

The memory gate electrode 31 includes a first electrode 4 and a second electrode 9, the first gate electrode 41 has the first electrode 4 and the second electrode 9 electrically connected, the second gate electrode 51 is composed of the second electrode 9, and the thickness of a first sidewall insulating film 10 is thicker than that of a second sidewall insulating film 11.例文帳に追加

メモリゲート電極３１は、第１電極４及び第２電極９を含み、第１のゲート電極４１は第１電極４及び第２電極９が電気的に接続され、第２のゲート電極５１は第２電極９からなり、第１の側壁絶縁膜１０の膜厚は、第２の側壁絶縁膜１１の膜厚よりも厚い。 - 特許庁

The phase change memory element includes a first electrode 103, a second electrode 107, a first phase variation material layer 114 formed between the first electrode 103 and the second electrode 107 for connecting the electrode 103 with the second electrode 107 electrically, and an oxide collar construction 112a for covering the side wall of first phase variation material layer 114.例文帳に追加

相変化メモリ素子では、第１電極１０３および第２電極１０７と、第１電極１０３および第２電極１０７の間に形成され、第１電極１０３を第２電極１０７と電気的に接続する第１相変化材料層１１４と、第１相変化材料層１１４の側壁を覆う酸化物襟構造１１２ａとを備える。 - 特許庁

The data storing circuit comprises first and second sub-data circuits 20, 21 for storing first and second sub-data, detects the write state of a selected memory cell and the logic level of a read signal on a transfer line decided from the second and first sub-data, and changes the first and second sub-data so as to control write when write is sufficient.例文帳に追加

データ記憶回路は、第１、第２のサブデータを記憶する第１、第２のサブデータ回路２０、２１を含み、選択されたメモリセルの書き込み状態と第２、第１のサブデータから決まる転送線上の読み出し信号の論理レベルを検出し、選択されたメモリセルの書き込みが十分であると書き込みを抑制するように第１、第２のサブデータを変更する。 - 特許庁

The non-volatile SONSNOS memory comprises first and second insulating films stacked on a channel of a substrate, first and second dielectric films formed between the upper part of the first insulating film and the lower part of the second insulating film, and a group IV semiconductor film, silicon quantum dots, or metal quantum dots, inserted between the first dielectric film and the second dielectric film.例文帳に追加

基板のチャンネル上に積層される第１及び第２絶縁膜と、第１絶縁膜の上部と第２絶縁膜の下部に形成される第１及び第２誘電膜、並びに第１及び第２誘電膜間に介設されるIV族半導体膜、シリコン量子ドット、または金属量子ドットを含む非揮発性ＳＯＮＳＮＯＳメモリ。 - 特許庁

The semiconductor memory device includes: an enable signal-generating part which generates a first enable signal for receiving a plurality of address decoding signals and selecting a first cell block and a second enable signal for selecting a second cell block; and an internal voltage-generating part 2 which determines whether first power supply is applied by the first or second enable signal to generate an internal voltage.例文帳に追加

複数のアドレスデコーディング信号を受信して第１セルブロックを選択するための第１イネーブル信号と第２セルブロックを選択するための第２イネーブル信号とを生成するイネーブル信号生成部と、第１又は第２イネーブル信号によって第１電源を供給する否かを決定し、内部電圧を生成する内部電圧生成部と、を含む。 - 特許庁

For example, by the parameter setting, transfer from a first input part 30 to a sampling part 2 can be specified via the DMA 5, transfer of its transfer contents from a memory 1 to a first output part 40 can be specified, and by the two DMA transfers, transfer is carried out from the first input part 30 to the first output part 40.例文帳に追加

例えば、そのパラメータ設定により、ＤＭＡ５を介し第一の入力部３０からリサンプリング部２への転送を指定できると共に、その転送内容をメモリ１から第一の出力部４０へ転送することを指定でき、この２つのＤＭＡ転送により、第一の入力部３０から第一の出力部４０への転送が行われる。 - 特許庁

The memory system includes, in addition to an arithmetic device 50: a plurality of first blocks provided to store information including user information, and each allocated with each of first physical addresses not overlapping each other; and a plurality of second blocks each provided to store the first physical address of an initial defect block of the plurality of first blocks.例文帳に追加

本発明に係るメモリシステムは、演算装置５０に加えて、ユーザ情報を含む情報を記憶するために設けられ、互いに重複しない第１物理アドレスが個々に割り当てられる複数の第１ブロックと、複数の第１ブロックのうちの初期欠陥ブロックの第１物理アドレスを個々に記憶するために設けられる複数の第２ブロックとを備える。 - 特許庁

The first impeller 1 can be made out of a shape memory alloy, the first and second impellers 1 and 2 are the impellers of an axial flow fan, the second impeller 2 is located at the outer side of the first impeller 1, and the rotation of the first impeller 1 togehter with the second impeller 2 enables the external form of the axial flow fan to be made larger.例文帳に追加

第１羽根車１は形状記憶合金によって形成することができ、第１羽根車１及び第２羽根車２は軸流ファンの羽根車であって、第２羽根車２は、第１羽根車１の外側に位置し、第１羽根車１が第２羽根車２とともに回転することにより軸流ファンの外形を大きくすることができる。 - 特許庁

The device is provided with a first processing part having a server supplying a control module for performing a processing for a remote control operation, a second processing part connected to the first processing part through the Internet for exchanging data with the first processing part, a processor, a memory and a communication port applied to communication with the first processing part such as a pet robot toy.例文帳に追加

リモコン動作に対する処理を行うための制御モジュールを提供するサーバーを備える第１プロセッシング部と、第１プロセッシング部とデータを交換するために、インターネットを介して第１プロセッシング部に連結された第２プロセッシング部と、プロセッサと、メモリと、愛玩用ロボット玩具のように第１プロセッシング部との通信に適用される通信ポートと、を備えている。 - 特許庁