「first memory」に関連した英語例文の一覧と使い方(83ページ目) - Weblio英語例文検索

More particularly, in a first aspect, a dual mode BIST controller comprises both a logic built-in self-test ('LBIST') domain and a memory built-in self-test ('MBIST') domain.例文帳に追加

より具体的に言えば、第１の態様で、デュアル・モードＢＩＳＴ制御装置は、論理組込み形自己試験（「ＬＢＩＳＴ」）領域とメモリ組込み形自己試験（「ＭＢＩＳＴ」）領域の両方を含む。 - 特許庁

In the electrically rewritable semiconductor nonvolatile memory device, a lightly doped first conductivity type region is formed on a surface of a tunnel region in a second conductivity type drain region.例文帳に追加

電気的書き換え可能な半導体不揮発性メモリにおいて、第２導電型のドレイン領域内のトンネル領域の表面には、薄い不純物濃度の第１導電型の領域を形成した。 - 特許庁

A second processor has a module loading processing means 23 for loading modules on a shared memory, generating module information representing corresponding relationship between each module and addresses and notifying it to the first processor.例文帳に追加

第２のプロセッサは、モジュールを共有メモリ上にロードし、各モジュールとアドレスの対応関係を表すモジュール情報を生成し、第１のプロセッサに通知するモジュールロード処理手段２３を有する。 - 特許庁

A first conductive film for forming a plurality of word lines is formed in the memory cell array forming region of a non-volatile semiconductor storage device, and a second conductive film is formed in a semiconductor device forming region.例文帳に追加

不揮発性半導体記憶装置のメモリセルアレイ形成領域に複数のワード線を形成するための第１の導電膜と半導体装置形成領域に第２の導電膜を形成する。 - 特許庁

In an insulator 101, a memory function body 113 containing a plurality of fine silver particles 103 covered with a silver oxide 104 is sandwiched between a first electrode 300 and a second electrode 411.例文帳に追加

絶縁体１０１中に、酸化銀１０４で覆われた銀微粒子１０３を複数個含んでなるメモリ機能体１１３が、第１の電極３００と第２の電極４１１との間に挟まれている。 - 特許庁

More specifically, the memory transistor has floating gate electrodes formed on a plurality of channel forming regions through a first gate insulation film, and can apply potentials independently to a plurality of the pining regions respectively.例文帳に追加

具体的には、複数のチャネル形成領域の上に、それぞれ第１のゲート絶縁膜を介して、フローティングゲート電極を設け、さらに、複数のピニング領域に独立に電位を印加できる構造とする。 - 特許庁

A built-in memory is divided into two types, that is, first memories 5 and 7, and second memories 4 and 6, and is made accessible in parallel by third buses XAB and XDB, and second buses YAB and YDB respectively.例文帳に追加

内蔵メモリは第１のメモリ５，７と第２のメモリ４，６に２面化され、第３のバスＸＡＢ，ＸＤＢと第２のバスＹＡＢ，ＹＤＢによって夫々並列的にアクセス可能にされている。 - 特許庁

The method for manufacturing a phase-change memory element including a step that supplies a bivalent first precursor, containing germanium (Ge) onto a lower film, where the phase-change layer is formed is provided.例文帳に追加

相変化層が形成される下部膜上に、ゲルマニウム（Ｇｅ）を含む二価の第１前駆体を供給する段階を含むことを特徴とする相変化メモリ素子の製造方法を提供する。 - 特許庁

Environment data L1, L2 indicating environmental conditions are stored in the first area A of plural storage areas 20 formed in a buffer memory and waveform data S indicating sound are stored in the second area B.例文帳に追加

バッファメモリ内に複数設けられる記憶領域２０の第１の領域Ａに環境条件を示す環境データＬ１、Ｌ２を格納し、第２の領域Ｂに音声を示す波形データＳを格納する。 - 特許庁

The timer circuit 30 has a memory means 38 for storing the fact that the comparison signal V_COMP has been inverted from low level to high level with the first timing, when this is confirmed the fact.例文帳に追加

タイマー回路３０は、第１のタイミングで比較信号V_COMPがローレベルからハイレベルに反転したのを確認したときに、そのことを記憶する記憶状態に移行させる記憶手段３８を有している。 - 特許庁

The battery driven display device 100 includes the battery 12, first and second comparators COMP1 and COMP2, nonvolatile memory 18, a controller 16 driven by the voltage of the battery, and display device 20.例文帳に追加

バッテリ駆動の表示装置１００は、バッテリ１２と、第１および第２のコンパレータＣＯＭＰ１、ＣＯＭＰ２と、不揮発性メモリ１８と、バッテリの電圧で駆動されるコントローラ１６と、表示デバイス２０とを含む。 - 特許庁

Corresponding to the non-selection or selection of the memory cells, the bias voltage Vbs having a first and second levels is supplied through the bias supply line L2 to the gate terminal of the added second FET (P1).例文帳に追加

メモリセルの非選択及び選択に夫々対応して第１及び第２のレベルを有するバイアス電位Ｖｂｓを、バイアス供給線Ｌ２を介して第２の追加ＦＥＴ・Ｐ１のゲート端子に供給する。 - 特許庁

Finally, the CPU, being instructed by the control program stored in the main memory, corrects the first predicted value based on said correction rule corresponding to the variable condition data, and determines the second predicted value. 例文帳に追加

更に、中央処理装置は、メインメモリ中の制御プログラムの指令を受け、上記変動条件データに応じた補正ルールに基づいて第１の予測値を補正して第２の予測値を決定する。 - 特許庁

RAM has a fist storage area 91 being a dynamic loading area and the program codes stored for each of the blocks in the flash memory group are exclusively loaded in a first storage area 91.例文帳に追加

そしてＲＡＭは動的ロードエリアである第１の格納領域９１を有しており、第１の格納領域９１にはフラッシュメモリ群にブロック毎に格納されていたプログラムコードが排他的にロードされる。 - 特許庁

The first image F1 and second image F2 after the shading corrections are inputted to an image memory and a total control part 150 performs positioning processing and further composite image processing.例文帳に追加

シェーディング補正が行われた第１画像Ｆ１および第２画像Ｆ２を画像メモリにそれぞれ取り込み、全体制御部１５０において、位置合わせ処理を行い、さらに、合成画像処理を行う。 - 特許庁

On the other hand, in a first buffer, a memory access controlling section 2083 overwrites the received print data in the overwriting object area where the print data set as the overwriting object is stored, and stores the data.例文帳に追加

一方、メモリアクセス制御部２０８３は、受信したプリントデータを、第１バッファにおいて、上書き対象に設定されたプリントデータが格納された上書き対象領域に上書きして格納する。 - 特許庁

The circuit selection part 24 selects a circuit from a plurality of pieces of FPGA circuit information stored in a memory 14 based on at least the configuration information inputted through the first input IF 26.例文帳に追加

回路選択部２４は、少なくとも第１の入力ＩＦ２６に入力された設定情報に基づいて、メモリ１４に記憶されている複数のＦＰＧＡ回路情報から回路を選択する。 - 特許庁

The memory 116 is provided with a first storage area 116A for storing a latest signal switching operation state and a second storage area 116B for storing a signal switching operation state before that.例文帳に追加

メモリ１１６は、最新の信号切り替え動作状態を記憶する第１記憶領域１１６Ａと、その前の信号切り替え動作状態を記憶する第２記憶領域１１６Ｂとを有する。 - 特許庁

In a first horizontal scanning period, a span dividing circuit 9 performs span division of the plurality of the windows that is the object of combining processing, on the basis of attribute information read from an attribute memory 3.例文帳に追加

第１の水平走査期間において、スパン分割回路９は、属性メモリ３から読み出された属性情報に基づいて、合成処理の対象となる複数のウインドウのスパン分割を行う。 - 特許庁

The processing unit has instructions of a first format causing the processing unit to restore the data in the memory after reading and of a second format causing the processing unit not to reproduce the data after reading.例文帳に追加

この処理ユニットは、読取り後メモリにデータを再生せしめる第１の形式の命令と、読取り後処理ユニットによりデータ再生せしめない第２の形式の命令とを生ぜしめるようにする。 - 特許庁

A delay characteristic by edge search is detected with no time for stabilization of the delay characteristic in order to stabilize a test, and is stored in a memory, in a testing-objective chip for conducting the function test at first.例文帳に追加

最初にファンクション試験を行なう試験対象チップで、試験を安定させるためにエッジサーチによる遅延特性を、遅延特性が安定するのにかかる時間をおかずに検出してメモリに保持する。 - 特許庁

Thereby, the control circuit performs an operation which moves the first threshold voltage distribution in a positive direction to obtain a third threshold voltage distribution showing the erasure state in the memory cells that should be maintained in the erasure state.例文帳に追加

これにより、制御回路は、消去状態を維持すべきメモリセルにおいて第１閾値電圧分布を正方向に移動させて消去状態を示す第３閾値電圧分布を得る制御を実行する。 - 特許庁

A first transfer gate 240 provided between a memory cell MC and a bit line BL has P type and N type MOS transistors Xfer (P, N) connected to a sub-word line decoder SWDec.例文帳に追加

メモリセルＭＣとビット線ＢＬとの間に設けられた第１のトランスファーゲート２４０は、サブワード線デコーダＳＷＤｅｃに接続されたＰ型及びＮ型ＭＯＳトランジスタＸｆｅｒ（Ｐ，Ｎ）を有する。 - 特許庁

The first action display 26 displays action that is made by the output circuit 13 under operation, and the second action display 27 displays action record recorded by the nonvolatile memory 17 at the start of the operation.例文帳に追加

第１の動作表示器２６は、出力回路１３の稼働中の動作を表示し、第２の動作表示器２７は、稼動開始時における不揮発性メモリ１７に記録された動作記録を表示する。 - 特許庁

The storage area of the nonvolatile memory 2 is divided into first and second banks B1, B2, and a flag indicating the state of the bank B1 is written in the bank B2 while another flag indicating the state of the bank B2 is written in the bank B1.例文帳に追加

不揮発性メモリ２の記憶領域を第１および第２のバンクＢ１，Ｂ２に分け、各バンクＢ１の状態を表すフラグをバンクＢ２に、バンクＢ２の状態を表すフラグをバンクＢ１に書き込む。 - 特許庁

The apparatus is provided with a first processing block 1 connected to an information input block 97 including the keyboard 201 and the block is connected to a second processing block 98 to which a display part 2 having a memory effect is connected.例文帳に追加

キーボード２０１を含む情報入力ブロック９７に接続された第１処理ブロック１を設け、メモリー効果のある表示部２が接続された第２処理ブロック９８に接続する。 - 特許庁

At an audio stop time which is an audio non-reproduction time, when the display key or the display button is operated, the music piece information is displayed in a descending order from a first music piece according to the order recorded in the memory card.例文帳に追加

オーディオ停止中は非再生状態となり、表示キー又は表示ボタンが操作されるとメモリカードに記録されている順番に従って一曲目から降順に楽曲情報が表示される。 - 特許庁

When a switch 1a of an endoscope 1 is pressed upon first image recording mode selection, image data 6a are temporarily stored in a frame memory 12a and transmitted to an image recorder 9 without waiting other operation.例文帳に追加

第１の画像記録モード選択時に内視鏡１のスイッチ１ａを押すと、画像データ６ａはフレームメモリ１２ａに一時記憶され、他の操作を待たずに画像記録装置９に転送される。 - 特許庁

The memory cell comprises a control electrode 30, a pair of impurity diffusion regions 21, 22 functioning as first and second main electrodes; resistance change sections 24, 26; and the charge accumulating sections 50, 52.例文帳に追加

メモリセルは、制御電極３０と、第１及び第２の主電極として働く、一対の不純物拡散領域２１、２２と、抵抗変化部２４、２６と、電荷蓄積部５０、５２とを有している。 - 特許庁

First, necessary parameters for irradiation of charged particle beam are found for every beam energy by operating a beam adjusting test in advance, then, are stored as a parameter file for a high frequency signal in a memory of a control device.例文帳に追加

まず、事前に、荷電粒子ビームの出射に必要なパラメータを、ビームエネルギー毎に、ビーム調整試験を行って求め、制御装置内のメモリに高周波信号用パラメータファイルとして格納しておく。 - 特許庁

A high-speed signal terminal serving as a first terminal, a power terminal serving as a second terminal, a ground terminal, and a low-speed signal terminal are provided on the terminal formation surface of a printed substrate 3 of the removable memory card.例文帳に追加

リムーバブルメモリカードのプリント基板３の端子形成面には第一の端子である高速信号端子と第二の端子である電源・グランド端子や低速信号端子が設けられている。 - 特許庁

In addition to a first sense amplifier 10 which is used for reading data stored in a memory cell transistor MC, a second and third sense amplifiers 20 and 30 are provided to check a condition of a cell current Ic in detail.例文帳に追加

メモリセルトランジスタＭＣに記憶されたデータの読み出しに用いる第１のセンスアンプ１０に加え、セル電流Icの状態を詳しく調べるために、第２，第３のセンスアンプ２０，３０を設ける。 - 特許庁

An image processing unit 33 is provided with a shading corrector 51, a filter processor 52, a first magnification processor 53a, a second magnification processor 53b, a memory I/F 54, a γ converter 55, and an image quality processor 56.例文帳に追加

画像処理部３３は、シェーディング補正部５１、フィルタ処理部５２、第１の変倍処理部５３ａ、第２の変倍処理部５３ｂ、メモリＩ／Ｆ５４、γ変換部５５、画質処理部５６を備える。 - 特許庁

When an issue requesting means 22 is operated, a first ticket issuing means 32 issues a ticket by outputting a present number and present time to a printer 21 and stores that information in an issue information memory 33.例文帳に追加

発行要求手段２２が操作されると第１の券発行手段３２が現番号と現時刻をプリンタ２１に出力して券を発行させ、その情報を発行情報メモリ３３に記憶する。 - 特許庁

The image thus stored is divided, a first section of divided image is set in a memory, a DBS method is performed locally for the section thus set as a search section and a binary image is created.例文帳に追加

記憶した全画像を分割し、分割した画像の１番目の区画をメモリーにセットし、セットした区画を探索区間として局所的にＤＢＳ法を実行して２値画像を作成する。 - 特許庁

The apparatus is provided with a first processing block 1 connected to an information input block 98 including a keyboard 201, and the block 1 is further connected to a second processing block 98 to which a display part 2 having a memory effect is connected.例文帳に追加

キーボード２０１を含む情報入力ブロック９７に接続された第１処理ブロック１を設け、メモリー効果のある表示部２が接続された第２処理ブロック９８に接続する。 - 特許庁

The first structure 3 is connected to a holder 7, and the second support structure 4 is removable connected to the holder 7 via at least one of the shape memory alloy members 1 and 2.例文帳に追加

更に、第１支持構造体３はホルダ７に連結されており、第２支持構造体４は少なくとも１個の形状記憶合金製部材１、２を介してホルダ７に脱連結可能に連結されている。 - 特許庁

A circuit coupled with each output of the first gate set judges whether or not the number of errors in the memory word under test exceeds the maximum number of errors which can be corrected by the ECC.例文帳に追加

テスト中のメモリ・ワード内の誤り数が、ＥＣＣによって訂正可能な誤りの最大数を超過するかどうかを、第１ゲート・セットのそれぞれの出力に結合された回路が判断する。 - 特許庁

In the first CAM retrieval, if there is coincident communication information, then there are flow information stored in a storage region of a statistical memory 7 based on its storage address and received flow information.例文帳に追加

そして第１ＣＡＭ検索において、一致する通信情報があったら、その記憶アドレスに基づいた統計メモリ７の記憶領域に記憶されているフロー情報と受信したフロー情報とを比較する。 - 特許庁

A selection means 5 selects the output of a first memory means 2 and that of an IP conversion means 4 when the animation and still picture are photographed, respectively, for inputting to a camera signal processing means 6.例文帳に追加

選択手段５は、動画撮影時は第１のメモリ手段２の出力を、静止画撮影時はＩＰ変換手段４の出力を、それぞれ選択してカメラ信号処理手段６に入力する。 - 特許庁

An ID held in the memory part 11 of a first transmitter-receiver 10 is ciphered by a ciphering processing part 12 and then, sent from an infrared ray transmission/reception part 14 to a second transmitter-receiver 20.例文帳に追加

第１の送受信装置１０のメモリ部１１に保持されるＩＤは、暗号化処理部１２によって暗号化処理された後、赤外線送受信部１４から第２の送受信装置２０に送られる。 - 特許庁

Data D written in a first storage part 131 of RAM 54 from a nonvolatile memory 55 when powered on is updated by write access of part of each of print system task parts 81-89.例文帳に追加

電源オン時に不揮発性メモリー５５からＲＡＭ５４の第１記憶部１３１に書き込まれたデータＤは、印刷系の各タスク部８１〜８９の少なくとも一部の書込みアクセスにより更新される。 - 特許庁

Furthermore, when a memory call key 13 is depressed, the numeric values shown by the second display means are read, and the first display means is made to display the numeric values, and the arithmetic processing is operated by using the numeric values.例文帳に追加

さらに、メモ呼出キー１３を押すと、第２表示手段に表示されている数値を読み出して、第１表示手段に表示させて、その数値を用いて演算処理することができる。 - 特許庁

To reproduce the significant image on a recording medium at first gray scale, an image development section 404 and an error diffusion processing section 406 processes the significant data to store them in an image memory 405.例文帳に追加

画像展開部４０４及び誤差拡散処理部４０６は有意画像を第１の階調数で記録媒体上に再現するべく有意画像データを処理して画像メモリ４０５に格納する。 - 特許庁

When the position of first reproduced position information reaches the position of mark information of the waveform memory 2, a cosine oscillator is controlled so that the reproduced position of a divided band is controlled and the phases of the reproduced bands are matched.例文帳に追加

第１再生位置情報の位置が波形メモリ２のマーク情報の位置に到達時、分割帯域の再生位置を制御し各再生帯域の位相が揃うように余弦発振器を制御する。 - 特許庁