「first memory」に関連した英語例文の一覧と使い方(85ページ目) - Weblio英語例文検索

The program method includes a step in which the selected row and a memory cell connected to the first or second bit line are programmed by multi-bit data, and a step in which a row positioned at an adjacent position of the selected row and the programmed memory cell connected to the first or the second bit line are reprogrammed so that a read margin between adjacent states reduced due to high temperature stress is increased.例文帳に追加

本発明に係るプログラム方法は、選択された行及び前記第１または第２ビットラインに接続されたメモリセルをマルチビットデータでプログラムする段階と、高温ストレスによって減少する隣接した状態の間の読み出しマージンが増加するように、前記選択された行の隣に位置した行及び前記第１または第２ビットラインに接続されたプログラムされたメモリセルを再プログラムする段階とを含む。 - 特許庁

The semiconductor memory device includes a plurality of the blocks which respectively include the memory cell arrays and output data signals and redundancy signals, at least one first multiplexer which selects one of a plurality of the blocks connected to a plurality of the blocks and a second multiplexer which executes redundancy processing in accordance with the data signal and redundancy signals after the block selection outputted from the first multiplexer.例文帳に追加

半導体記憶装置は、各々がメモリセルアレイを含みデータ信号と冗長信号とを出力する複数のブロックと、複数のブロックに接続され複数のブロックの１つを選択する少なくとも１つの第１のマルチプレクサと、第１のマルチプレクサから出力されるブロック選択後のデータ信号と冗長信号とに基づいて冗長処理を実行する第２のマルチプレクサを含むことを特徴とする。 - 特許庁

The programming method of the nonvolatile memory device includes steps of: receiving a first program operation instruction; performing a program operation according to a program start voltage stored in a program start voltage storage part; and updating the program start voltage with a program voltage applied when a memory cell programmed at a verify voltage or higher during the program operation is first generated.例文帳に追加

本発明の不揮発性メモリ装置のプログラム方法は、第１プログラム動作命令が入力される段階と、プログラム開始電圧格納部に格納されたプログラム開始電圧に応じてプログラム動作を行う段階と、前記プログラム動作中に検証電圧以上にプログラムされたメモリセルが最初に発生した時点で印加されるプログラム電圧を前記プログラム開始電圧として更新する段階とを含むことを特徴とする。 - 特許庁

A data management-apparatus includes: a command receiver that receives a move command for predetermined data; a memory interface unit that accesses a first storage device currently storing the data and a second storage device to store the data according to the move command, and a memory-management unit that moves the data from the first storage device to the second storage device according to an access result.例文帳に追加

所定データに対する移動コマンドを受信するコマンド受信部と、少なくとも１つ以上の格納手段のうち前記データを格納している第１格納手段と前記移動コマンドに対応して前記データを格納するようになる第２格納手段へのアクセスを行うメモリインターフェース部、及び前記アクセス結果に応じて前記第１格納手段から前記第２格納手段に前記データを移動させるメモリ管理部を含む。 - 特許庁

This prefetch method for processing the program including a linked list structure using a computer has: a first execution step for executing the program, and storing order of a memory address accessed according to execution of an instruction of the program; and a second execution step for fetching data to be previously acquired from a memory to a cache based on the order stored by the first execution step, and executing the program.例文帳に追加

コンピュータを用いたリンクリスト構造を含むプログラムを処理する際のプリフェッチ方法であって、プログラムを実行し、プログラムの命令の実行に伴ってアクセスされたメモリアドレスの順番を記憶する第１実行ステップと、第１実行ステップにより記憶された順番に基づいて、事前に取得されるべきデータをメモリからキャッシュにフェッチし、プログラムを実行する第２実行ステップと、を具備する。 - 特許庁

A CPU part 121 writes data retained in a first storage part 122 for retaining data inputted from an access device 110 onto the nonvolatile memory on the unit area basis, and makes a second storage part retain data less than the unit area portion which is retained in the first storage part, and writes the data retained by the second storage part also to the nonvolatile memory every unit area.例文帳に追加

ＣＰＵ部１２１は、アクセス装置１１０から入力されるデータを保持する第１の記憶部１２２に保持された１つの単位領域分のデータ毎に上記不揮発性メモリに書き込む一方、上記第１の記憶部に保持されている上記単位領域分に満たないデータを第２の記憶部に保持させ、第２の記憶部に保持されたデータも、１つの単位領域分のデータ毎に上記不揮発性メモリに書き込む。 - 特許庁

When storing a piece of image data in main memory, in a case where an address on the main memory of the band descriptor BAD allotted to a band area including a first pixel of the block area is the band descriptor associating address, the block descriptor processing section executes processing on each of the plural block descriptors BLD to store the block descriptor BLD including a piece of information of the band descriptor-associated address in the main memory.例文帳に追加

ブロックディスクリプタ処理部はメインメモリに画像データが格納される際に、ブロック領域の先頭の画素を含むバンド領域に割り当てられたバンドディスクリプタＢＡＤのメインメモリ上のアドレスをバンドディスクリプタ関係付けアドレスとした場合、バンドディスクリプタ関係付けアドレスの情報を含むブロックディスクリプタＢＬＤをメインメモリに格納する処理を、複数のブロックディスクリプタＢＬＤのそれぞれにおいて実行する。 - 特許庁

Image data inputted from an outside is saved in a main memory medium 102; the saved image data is divided into plural blocks; and management information including a first address on the main memory medium 102 and length of image data of each divided block is calculated, image data of the each divided block is saved in plural sub memory media 117, 118 based on the management information.例文帳に追加

外部から入力された画像データを主記憶媒体１０２に記憶し、その記憶された画像データを複数のブロックに分割し、主記憶媒体１０２上の先頭アドレスと分割された各ブロック毎の画像データのレングス数とを含む管理情報を算出し、該管理情報に基づいて該分割された各ブロック毎の画像データを複数の副記憶媒体１１７，１１８に振り分けて記憶する。 - 特許庁

The packet processing system 100 further comprises at least a second processing circuitry 104-2 for performing a second function, and at least a second memory circuitry 108-2 coupled to the second processing circuitry for storing at least a portion of the same packets stored in the first memory circuitry, wherein at least a portion of the packets stored in the second memory circuitry in accordance with the second function.例文帳に追加

パケット処理システム１００はさらに、第２の機能を実施するための少なくとも第２の処理回路１０４−２と、第２の処理回路に結合された、第１のメモリ回路に記憶されるのと同じパケットの少なくとも一部を記憶するための少なくとも第２のメモリ回路１０８−２とを備え、第２のメモリ回路に記憶されたパケットの少なくとも一部は、第２の処理回路が第２の機能に従って使用可能である。 - 特許庁

The charge trap type 3-level nonvolatile semiconductor memory and its driving method are provided with a memory array including a plurality of memory elements capable of storing data in at least two charge trap areas in a current moving direction, and a page buffer driven to map a set of first to third bit data in the threshold voltage groups of the two charge trap areas constituting a set.例文帳に追加

本発明の電荷トラップ型の３−レベル不揮発性半導体メモリ装置及びその駆動方法は、それぞれが電流の移動方向に沿って少なくとも二つの電荷トラップ領域にデータを記憶することができる複数のメモリ素子を持つメモリアレイと、一組の第１〜第３ビットのデータを、一組をなす二つの前記電荷トラップ領域のスレショルド電圧グループにマッピングするように駆動されるページバッファーとを備える。 - 特許庁

In the nonvolatile semiconductor memory device for programming memory cells which have a first or a second logic status, and for deleting them in sector units in accordance with input data having a plurality of bit information, the memory cell transistors of cell array block and transistors of column decoder block have a plurality of sectors which are formed by sharing a bulk area, to provide a sector structure formed of the shared bulk.例文帳に追加

第１または第２論理状態を有するメモリセルを、複数のビット情報を有する入力データに応じてプログラムしセクタ単位に消去する不揮発性半導体メモリ装置において、セルアレイブロックのメモリセルトランジスタとコラムデコーダーブロックのトランジスタが一つのバルク領域を共有して形成されたセクタを複数有し、共有バルクで形成されたセクタ構造を有する半導体メモリ装置とした。 - 特許庁

Also, the encryption data recorded in the recording means 18 are stored in the first memory region of the RAM 16, and the DCTP/IP encryption/decryption circuit 20 decrypts the encryption, and implements DCTP/IP encryption, and stores the data in the second memory region of the RAM 16, and outputs the data to the network 100.例文帳に追加

また、記録手段１８に記録された暗号化データを、ＲＡＭ１６の第１のメモリ領域に記憶し、ＤＣＴＰ／ＩＰ暗号化復号化回路２０で暗号化を復号化した後ＤＣＴＰ／ＩＰ暗号化を施してＲＡＭ１６の第２のメモリ領域に記憶し、ネットワーク１００に出力する。 - 特許庁

A semiconductor device includes: first and second blocks having a plurality of memory cells MT installed in a semiconductor substrate 11 and a plurality of selection transistors ST2 serially connected to one ends of the current paths of the plurality of memory cells MT; an embedded wiring layer 32; and an upper layer wiring layer SL.例文帳に追加

半導体記憶装置は、半導体基板１１に設けられた複数のメモリセルＭＴと、複数のメモリセルＭＴの電流経路の一端に直列に接続された複数の選択トランジスタＳＴ２とを有する第１及び第２のブロックと、埋め込み配線層３２と、上層配線層ＳＬとを含む。 - 特許庁

The dual storage device checks the consistency of the identifier added by the request management part in detecting a synchronization error, and controls the selector such that the data from a system free from synchronization error detection is used out of the data read from the first memory and the data read from the second memory.例文帳に追加

二重化記憶装置は、要求管理部が付与する前記識別子の同一性を確認することにより、同期エラーを検出し、第１のメモリから読み出されるデータか第２のメモリから読み出されるデータのうち、同期エラーが検出されない方の系からのデータが使用されるようセレクタを制御する。 - 特許庁

A superimpose part 68 outputs a video signal for displaying a first icon to a monitor 5 when the PC card 9 is mounted based on the detection of the PC card interface 65, and outputs a video signal for displaying a second icon when the memory stick 10 is mounted based on the detection of the memory stick interface 66.例文帳に追加

スーパーインポーズ部６８は、ＰＣカードインターフェース６５の検出に基づき、ＰＣカード９が装着されたとき、第１のアイコンを表示させるビデオ信号をモニタ５に出力し、メモリースティックインターフェース６６の検出に基づき、メモリースティック１０が装着されたとき、第２のアイコンを表示させるビデオ信号をモニタ５に出力する。 - 特許庁

A machining program is traced before execution of the automatic operation or at first automatic operation and a block number by which the macro program for updating coefficient value is called and a calculated result of the macro program at the time are stored in a block number storage table memory 203A and a calculated result storage table memory 204A by an NC device.例文帳に追加

NC装置は自動運転実施前もしくは最初の自動運転にて加工プログラムをトレースし、前記係数値更新用のマクロプログラム呼出しを行なったブロック番号と、その時のマクロプログラムの演算結果を、ブロック番号記憶テーブルメモリ２０３Ａと演算結果記憶テーブルメモリ２０４Ａに記憶しておく。 - 特許庁

By this arrangement, after a power source voltage Vdd is elevated by a first boosting circuit 25 to the order of 5V which is a writing voltage, a voltage lowered by its passing through the memory selection circuit 21 can be elevated to 5V again by the second boosting circuit 26 right before the memory cell array 22.例文帳に追加

こうすることによって、第１昇圧回路２５によって電源電圧Ｖddを書き込み電圧である５Ｖ程度まで昇圧させた後、メモリセル選択回路２１を通過することによって低下した電圧を、メモリセルアレイ２２の直前で、第２昇圧回路２６によって再度５Ｖに昇圧することができる。 - 特許庁

A signal output circuit 43 outputs a video signal corresponding to difference between potential VS1 to be generated in a source area and stored in a first line memory 50 when pixels are subjected to light irradiation and potential VS2 to be generated in the source area and stored in a second line memory 52 when the pixels are initialized.例文帳に追加

信号出力回路４３は、ピクセルが光照射された場合にソース領域に生成されて第１ラインメモリ５０に記憶される電位ＶＳ１と、ピクセルが初期化された場合にソース領域に生成されて第２ラインメモリ５２に記憶される電位ＶＳ２との差に応じた映像信号を出力する。 - 特許庁

A font expansion memory composites a first original image ready by an image reader and an image representing the post-processing corresponding to the post-processing set by a user interface control section (100-106), a hard disk memory stores the composited image and an image is formed to generated a print (108, 110).例文帳に追加

画像読取装置によって読み取られた１枚目の原稿画像と、ユーザインタフェース制御部で設定された後処理に対応する後処理を表す画像とをフォント展開メモリで合成し（１００〜１０６）、ハードディスクメモリに合成画像を記憶すると共に、画像形成を行ってプリントを作成する（１０８、１１０）。 - 特許庁

When the host 2 reads the sector data, a data switching means 11 outputs the N-th sector data read from the first memory to a system bus and simultaneously outputs the (N+1)-th sector data (next sector data to be read by host computer) read from the second memory to an error correcting means.例文帳に追加

ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。 - 特許庁

This disk player is provided with an auxiliary memory 3 for storing a reproduced signal obtained when a pickup 2 moves in the radial direction of a disk at the first playing, and a control circuit 1 for instructing the pickup to read the reproduced signal from the auxiliary memory 3 at the second and succeeding playing.例文帳に追加

ディスク再生装置内には、オートリピート状態に設定された際に、１回目の再生時にピックアップ2がディスク半径方向に移動して得た再生信号を格納する補助メモリ3と、２回目以降の再生時に該補助メモリ3から再生信号を読み出すように命令する制御回路1が設けられている。 - 特許庁

By referring to the first table 31 and the second table 32, correspondence between respective physical block addresses xPBA or logical block addresses xLBA expected by the host 20 and included in a predetermined address range in the flash memory and a physical address PBA on the actually used flash memory can be derived.例文帳に追加

これら第１のテーブル３１及び第２のテーブル３２を参照することにより、ホスト２０が想定しているフラッシュメモリにおける所定のアドレス範囲に含まれる個々の物理ブロックアドレスxPBAもしくは論理ブロックアドレスxLBAが、実際に使用するフラッシュメモリ上のどの物理アドレスPBAに対応するのかを導き出すことができるようになっている。 - 特許庁

The machine itself includes a central processing unit 610 for controlling the whole operations, a first computer memory 650 comprising a safety-monitoring instruction by which the central processing unit monitors various state parameters to secure the donor safety and a second computer memory 172 comprising an instruction to define at least one apheresis or a blood-processing protocol.例文帳に追加

装置自身は処理全体を制御する中央処理装置610と、供血者の安全確保のため中央処理装置に種々の状態パラメータを監視さる安全監視指令を含む第一のコンピュータメモリ650と、少なくとも一つのアフェレーシス又は血液処理プロトコルを規定する指令を含む第二のコンピュータメモリ172を含む。 - 特許庁

A removable disk RD is attachably and detachably connected to a computer PC which can be selectively operated in a first operation mode in which data temporarily stored in a cache memory 91 are transferred to an external storage area and a second operation mode in which data are transferred to the storage area without being temporarily stored in the cache memory 91.例文帳に追加

リムーバブルディスクＲＤは、キャッシュメモリ９１に一時的に保持させたデータを外部の記憶領域に転送する第１動作モード又はキャッシュメモリ９１で一時的にデータを保持せずにデータを前記記憶領域に転送する第２動作モードで選択的に動作可能なコンピュータＰＣに着脱可能に接続される。 - 特許庁

When the environmental temperature rises to a transformation temperature or higher, a force acting on the movable part 21a due to contraction of the first shape memory alloy wire 22 is canceled by a force acting on the movable part 21a due to contraction of the second shape memory alloy wire 23, and thus, the movable part 21a is not deformed.例文帳に追加

環境温度が変態温度以上に上昇した場合に、第１の形状記憶合金ワイヤ２２の収縮によって可動部２１ａに作用する力は第２の形状記憶合金ワイヤ２３の収縮により可動部２１ａに作用する力によって相殺され、可動部２１ａは変形しない。 - 特許庁

Concretely, when a data write request to a main memory 11b connected to a second CPU socket 7b installed with the adaptor 5 or a data read request from the main memory 11b is received from a CPU 9 installed to a first CPU socket 7a, the adaptor executes processing according to the received access request.例文帳に追加

具体的には、第１のＣＰＵソケット７ａに装着されたＣＰＵ９から、アダプタ５が装着された第２のＣＰＵソケット７ｂに接続されているメインメモリ１１ｂへのデータ書き込み要求又は該メインメモリ１１ｂからのデータ読み出し要求を受信した場合に、該受信したアクセス要求に応じた処理を実行する。 - 特許庁

For collation with an image of a target area in a part of a captured image, the CPU 19 selects one dictionary data from the second dictionary memory 29, reads a registration image of selected dictionary data into the first dictionary memory 27, and determines whether it is a face area or not through collation with the registration image.例文帳に追加

ＣＰＵ１９は、撮像した画像内の一部の対象領域の画像に対して照合する時に、第２辞書メモリ２９から一つの辞書データを選択し、選択した辞書データの登録画像を第１辞書メモリ２７に読み込み、読み込んだ登録画像を照合して顔領域であるか否かを調べる。 - 特許庁

In the acquisition (711, 721) of reference pixels, interpolation processing (712, 722), and the storage of interpolation results (713, 723), the first processing and the second processing are independently executable, the locality of a memory is improved and a hit rate of a cache memory is increased by performing interpolation processing whose reference picture number is the same at a time.例文帳に追加

参照画素の取得（７１１、７２１）、補間処理（７１２、７２２）、補間結果の保存（７１３、７２３）は、第１処理と第２処理は独立して実行が可能なため、参照ピクチャ番号が同じ補間処理をまとめて処理することにより、メモリの局所性を高め、キャッシュメモリのヒット率を向上させる。 - 特許庁

The CPU14 generates first constitutive gene sequence data for which genes constituting the platform of a gene expression profile are stored in a memory 18 according to their identification numbers, and generates second constitutive gene sequence data for which genes constituting the question profile are stored in the memory 18 according to their identification numbers.例文帳に追加

ＣＰＵ１４は、遺伝子発現プロファイルのプラットフォームを構成する遺伝子をその識別番号に従ってメモリ１８に記憶した第１の構成遺伝子配列データを生成し、質問プロファイルを構成する遺伝子をその識別番号に従ってメモリ１８に記憶した第２の構成遺伝子配列データを生成する。 - 特許庁

When write transfer or read transfer to the cache memory 6 except for write transfer from the CPU 5 to the cache memory 6 is generated, the monitor 9 compares the address and data running to the first and the second bus with the address and data stored in the table 91, and determines the matching/mismatching in real time.例文帳に追加

モニタ部９は、ＣＰＵ５からキャッシュメモリ６への書き込み転送以外であって、キャッシュメモリ６に対するライト転送又はリード転送が発生した場合に、第１又は第２バスに流れるアドレス及びデータと、テーブル９１に格納されたアドレス及びデータと比較し、その一致・不一致をリアルタイムで判定する。 - 特許庁

The multifunction machine writes each data 114a-114e that constitutes the JPEG data of a first page in both the RAM 26 and the USB memory 8 in the case where an idle capacity in the RAM 26 does not run short, and writes each data 114a-114e only in the USB memory 8 in the case where the idle capacity in the RAM 26 runs short.例文帳に追加

多機能機は、ＲＡＭ２６内の空き容量が不足しない場合には、１ページ目のＪＰＥＧデータを構成する各データ１１４ａ〜１１４ｅを、ＲＡＭ２６及びＵＳＢメモリ８の両方に書き込み、ＲＡＭ２６内の空き容量が不足する場合には、各データ１１４ａ〜１１４ｅを、ＵＳＢメモリ８のみに書き込む。 - 特許庁

When the host 2 reads the sector data, a data switch means 11 simultaneously outputs the N-th sector data read from the first memory to a system bus and outputs the (N+1)-th sector data read from the second memory (next sector data to be read by the host computer) to the error correction means.例文帳に追加

ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。 - 特許庁

A first CPU 5 which is incorporated in the arithmetic processing unit 1 executes a subroutine program loaded on a shared memory 6 from an external second CPU 2 in response to a command from the outside, notifies an executing state to the outside via a busy flag BF and returns an execution result to the outside via the shared memory 6.例文帳に追加

演算処理ユニット（１）が内蔵する第１のＣＰＵ（５）は外部の第２のＣＰＵ（２）から共有メモリ（６）にロードされたサブルーチンプログラムを外部からのコマンドに応答して実行し、実行状態をビジーフラグ（ＢＦ）を介して外部に通知し、実行結果を共有メモリ（６）を介して外部に返す。 - 特許庁

In this nonvolatile semiconductor memory device, voltage of an odd number (or even number) sense node out of sense nodes of a page buffer is varied according to a state of a corresponding memory cell during a first sense period, while voltage of an even number (or odd number) sense node is fixed at a predetermined voltage.例文帳に追加

本発明の不揮発性半導体メモリ装置によると、ページバッファの感知ノードのうちの奇数（又は偶数）感知ノードの電圧は、第１感知区間の間、対応するメモリセルの状態によって変わる一方、偶数（又は奇数）感知ノードの電圧は、第１感知区間の間、特定電圧に固定される。 - 特許庁

This image processor comprises a memory for storing at least an image, a plurality of programmable first processors capable of performing image processing for every partial area of the image, and a second processor for reading the image from the memory and performing a specified image processing by the pipeline processing by physical alignment of computing units.例文帳に追加

少なくとも画像を格納するメモリと、前記画像の部分領域ごとに画像処理を行うことができる複数のプログラマブルな第一のプロセッサと、前記画像を該メモリから読み出し、演算器の物理的な並びによるパイプライン処理によって特定の画像処理を行う第二のプロセッサをもたせた画像処理装置とする。 - 特許庁

When a setup switch 22 in an operation part is operated, a program stored in a ROM 15 executes control so that all operation signals stored in a first memory part 12 are read, respective light modulation signals are operated by an arithmetic processing part 14 and each of the light modulation signals is stored in a second memory part 13.例文帳に追加

操作部７の仕込みスイッチ２２が操作されると、ＲＯＭ１５に格納されているプログラムは、第１の記憶部１２に記憶された全ての操作信号を読み出させて各々の調光表示信号を演算処理部１４で演算させ、各調光表示信号を第２の記憶部１３に記憶させるように制御する。 - 特許庁

The common setting memory areas 5 store setting values associated with common setting available items (second setting values: SMTP, POP3 or the like) commonly usable for each communication interface, and the individual setting memory areas 6 for each communication interface store setting values associated with first setting values TCP/IP which are individually set.例文帳に追加

共通設定メモリ領域５には、各通信インターフェースに共通に利用できる共通設定可能項目（第２設定値：SMTP, POP3等）７に関する設定値が記憶され、各通信インターフェースの個別設定メモリ領域６には、個別設定される第１設定値であるTCP/IPに関する設定値が記憶されている。 - 特許庁

When the host 2 reads the sector data, the N-th sector data read from the first memory is output to a system bus, in a data switching means 11, and the (N+1)-th sector data read from the second memory (the sector data to be read next by the host computer) is output to an error correction means simultaneously.例文帳に追加

ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。 - 特許庁

Further, the semiconductor memory device (31) includes transfer MOS transistors (11 and 14) for binding the bit lines to the memory cells, first drive circuits (17, 18, 21, and 22) for driving the bit lines to a high level, and second drive circuits (19, 20, 23,and 24) for driving the bit lines to a low level.例文帳に追加

また上記半導体記憶装置（３１）は、上記ビット線を上記メモリセルに結合するためのトランスファＭＯＳトランジスタ（１１，１４）と、上記ビット線をハイレベルに駆動するための第１駆動回路（１７，１８，２１，２２）と、上記ビット線をローレベルに駆動するための第２駆動回路（１９，２０，２３，２４）とを含む。 - 特許庁

When a telephone processing part 23 detects call termination, the data reproducing part 10 and the output part 15 request at least the area releasing of the first reproduction memory area, and request the area allocation of a second reproduction memory area to the area management part 22, in order to reproduce the data of the call termination information.例文帳に追加

電話処理部２３が、着信を検出した際、データ再生部１０及び出力部１５は、少なくとも第１の再生用記憶領域の領域開放を要求し、着信報知のデータを再生するため、領域管理部２２に第２の再生用記憶領域の領域割当を要求する。 - 特許庁

The information processing device 1000 further comprises a DMA controller 28 for controlling simultaneous transfer of m (m is an m>1 integer) data, the main memory 50 where data for specific processing is expanded first, and buffers 12 in a set of n (n is an n>m integer) for storing the data transferred from the main memory 50.例文帳に追加

また、情報処理装置１０００は、同時にｍ個（ｍはｍ＞１の整数）データ転送を制御するＤＭＡコントローラ２８と、特定の処理のためのデータが最初に展開されるメインメモリ５０と、メインメモリ５０からデータが転送されたときこれらを記憶するｎ個（ｎはｎ＞ｍの整数）で一組のバッファ１２を備える。 - 特許庁

In first embodiment, a CPU 11 sets a recording region and a substitution recording region to a nonvolatile memory 17A by a nonvolatile memory control program, when the number of times of writing data in a block of the recording region reaches a threshold value, data recorded in this block is recorded in a substitution block of the substitution recording region.例文帳に追加

第１の実施の形態において、ＣＰＵ１１は、不揮発性メモリ制御プログラムによって不揮発性メモリ１７Ａに記録領域と代替記録領域とを設定し、記録領域のブロックにおけるデータ書込回数が閾値に達すると、このブロックに記録されたデータを代替記録領域の代替ブロックに記録する。 - 特許庁

When image data are stored in a server memory 102a independently provided on the outside of the camera from a camera memory 101a, first, a communication time required for image data communication is measured, and if the measured communication time is long, the image data in a region equivalent to a principal part in the image data are extracted and transmitted.例文帳に追加

画像データをカメラメモリ１０１ａからカメラ外部に別途設けられたサーバメモリ１０２ａに記憶させる際に、まず、画像データ通信にかかる通信時間を測定し、この測定した通信時間が長い場合には、画像データの中の主要部に相当する領域の画像データを抽出して送信する。 - 特許庁

When an error occurs during the firmware update, upon next power-on, whether the volatile memory 30, the first magnetic disk 20-1, and the second magnetic disk 20-2 are normal or abnormal is judged, and va35d firmware is read and allocated to the volatile memory 30 to perform start-up by a start-up mode corresponding to the judgement contents.例文帳に追加

ファームウェア更新中にエラーが発生した場合、次の電源投入時に、揮発メモリ３０、第１磁気ディスク２０−１、及び第２磁気ディスク２０−２が正常か異常かを判定し、判定内容に応じた起動モードにより揮発メモリ３０に有効なファームウェアを読出し配置して起動させる。 - 特許庁

The integrated circuit includes a memory device DM of an irreversibly electrically programmable type provided with at least a memory cell CEL having a dielectric zone C disposed between a first electrode EC1 and a second electrode EC2 electrically coupled to an access circuit including at least one access transistor TR.例文帳に追加

第１の電極ＥＣ１と、少なくとも１つのアクセス・トランジスタＴＲを含むアクセス回路に電気的に結合された第２の電極ＥＣ２との間に配置された誘電体領域Ｃを備える少なくとも１つのメモリ・セルＣＥＬを有する、不可逆的に電気的にプログラマブルなタイプのメモリ素子ＤＭを備える。 - 特許庁