「first memory」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The system and method for identifying a memory modification includes assigning a first part of a first memory as read-only (54, 81).例文帳に追加

メモリ変更を識別するためのシステムおよび方法は、第１のメモリの第１の部分を読取り専用として指定することを含む（５４、８１）。 - 特許庁

Having received an external clock signal, the memory timing control circuit generates a first timing signal necessary for a reading operation of the memory circuit by using a first delay circuit.例文帳に追加

外部クロック信号を受けて、第１遅延回路を用いてメモリ回路の読み出し動作に必要な第１タイミング信号を生成する。 - 特許庁

A processor element is connected to the memory of the first level by a processor bus and a dispatcher is connected with the first or third memory and the processor element.例文帳に追加

プロセッサ・エレメントはプロセッサ・バスにより第１レベルのメモリに接続し、ディスパッチャは第１ないし３メモリおよびプロセッサ・エレメントと接続している。 - 特許庁

The first one-dimensional conductor crosses the lower end of the first memory cell while the second one-dimensional conductor crosses the upper end of the second memory cell.例文帳に追加

第１の第１次元導体は第１のメモリセルの下端と交差し、第２の第１次元導体は、第２のメモリセルの上端と交差する。 - 特許庁

The memory medium includes a memory device that stores a first medium key and a second medium key different from the first medium key.例文帳に追加

前記記憶媒体は、第１の媒体用鍵と、前記第１の媒体用鍵と異なる第２の媒体用鍵とを格納する記憶装置を備える。 - 特許庁

The memory card comprises a first memory 3 having a plurality of first areas and a plurality of second areas comprising a plurality of writing unit areas.例文帳に追加

メモリカードは、複数の書き込み単位領域からなる複数の第１領域および複数の第２領域を有する第１メモリ３を含む。 - 特許庁

One embodiment of a video processor includes a first media processing device coupled to a first memory and a second media processing device coupled to a second memory.例文帳に追加

本ビデオプロセッサは、第１のメモリに結合された第１のメディア処理装置と、第２のメモリに結合された第２のメディア処理装置とを含む。 - 特許庁

The credit card has a first memory region allocated for the first store and a second memory region allocated for the second store.例文帳に追加

クレジットカードは、第１の店舗用に割り当てられた第１のメモリ領域と、第２の店舗用に割り当てられた第２のメモリ領域とを有する。 - 特許庁

First, the system detects a correctable error during an access to a memory location in a main memory by a first processor (402).例文帳に追加

本発明のシステムは、第１に、第１のプロセッサによってメインメモリにおけるメモリ位置へのアクセスの間、訂正可能なエラーを検出する（４０２）。 - 特許庁

Then, the control circuit executes verification for the first memory cell of the first block and, if the verification is passed, reads data stored in the first memory cell of the first block and data stored in the second memory cell of the second block.例文帳に追加

その後、制御回路は、第１のブロックの第１のメモリセルに対してベリファイを実行し、ベリファイをパスした場合には、第１のブロックの第１のメモリセルに記憶されたデータ、および、第２のブロックの第２のメモリセルに記憶されたデータを読み出す。 - 特許庁

A method includes a process for generating a first order vector corresponding to a first entry in an operation order queue that corresponds to a first memory operation and a process for preventing a subsequent memory operation from completing until the first memory operation completes.例文帳に追加

１つの第１メモリ操作に対応する操作順序キュー内の第１エントリに対応する１つの第１順序ベクトルを発生する工程と、第１メモリ操作が完了するまで、１つの後のメモリ操作を完了させないようにする工程とを含む。 - 特許庁

In the cross point type ferroelectric memory 100, a first memory cell array 30 and a second memory cell array 60 are laminated via a first interlayer insulator 20 and a second interlayer insulator 50.例文帳に追加

クロスポイント型強誘電体メモリ１００は、第１メモリセルアレイ３０と第２メモリセルアレイ６０とが、第１層間絶縁層２０と第２層間絶縁層５０とを介して積層されている。 - 特許庁

In the cross point type ferroelectric memory 100, the first memory cell array 30 and the second memory cell array 60 are laminated through a first interlayer insulating layer 20 and the second inter-layer insulating layer 50.例文帳に追加

クロスポイント型強誘電体メモリ１００は、第１メモリセルアレイ３０と第２メモリセルアレイ６０とが、第１層間絶縁層２０と第２層間絶縁層５０とを介して積層されている。 - 特許庁

First data being either of '1' or '0' is written in each memory cell of a semiconductor memory having a ferroelectric memory by first prescribed voltage, and imprint is performed (S004).例文帳に追加

強誘電体メモリを有する半導体記憶装置の各々のメモリセルに“１”または“０”のいずれかである第１のデータを第１の所定電圧で書き込み、インプリントさせる（Ｓ００４）。 - 特許庁

For each address of a memory 1, the memory shuffle device has a flag register file 3, which holds flag information indicating a first state in which the data held in the memory should be an initial value or a second state which is different from the first state.例文帳に追加

メモリ１の各アドレスにつき、その保持データが初期値であるべき第１状態又はこれとは異なる第２状態を示すフラグ情報を保持するフラグレジスタファイル３を持つ。 - 特許庁

A disable signal is provided from the memory controller 100 to one of first integrated circuit memory devices to thereby disable implementation of the mode register set command for the first integrated circuit memory devices.例文帳に追加

ディセーブル信号は、メモリコントローラ１００から第１集積回路メモリ装置の一つに提供され、第１集積回路メモリ装置のモードレジスタセットの命令の実行をディセーブルさせる。 - 特許庁

The device for accessing a flash memory is provided with: a memory controller 110; a first open NAND flash interface (ONFI) 120; and a flash memory module 131 for extension.例文帳に追加

フラッシュメモリのアクセス装置は、メモリコントローラ110と、第１のオープンＮＡＮＤフラッシュインターフェース（ＯＮＦＩ）120と、拡張用フラッシュメモリモジュール131とを有する。 - 特許庁

The memory device for storing one or a plurality of addresses includes a coincidence line and first and second memory cells forming a two-bit memory cell.例文帳に追加

１つ又は複数のアドレスを格納するためのメモリ・デバイスは、一致ラインと、２ビット・メモリ・セルを形成する第１及び第２のメモリ・セルを含む。 - 特許庁

A fiscal memory module 41, in which the fiscal information is written, includes a first memory 411, a fiscal control CPU 42, and a second memory 413.例文帳に追加

フィスカル情報が書き込まれるフィスカルメモリーモジュール４１は、第１メモリー４１１、フィスカル制御用ＣＰＵ４２、第２メモリー４１３を有する。 - 特許庁

The list of blocks located in order is stored in the memory of the first level by the scheduler while being connected with the memory of the second level by a memory bus.例文帳に追加

第１レベルのメモリはメモリ・バスによって第２のレベルのメモリと接続し順に並べられたブロックのリストがスケジュラによって記憶される。 - 特許庁

A nonvolatile semiconductor memory includes a memory cell array having a first write area and a second write area and including plural memory cells.例文帳に追加

不揮発性半導体記憶装置は、第１書き込み領域と第２書き込み領域を有し、複数のメモリセルを含むメモリセルアレイを備える。 - 特許庁

To the first chip selection signal input terminal, a chip selection signal to a first memory is inputted from a first control CPU.例文帳に追加

第１のチップセレクト信号入力端子には、第１の制御ＣＰＵから第１のメモリへのチップセレクト信号が入力される。 - 特許庁

The semiconductor memory device includes: a first memory cell array 201 in which a plurality of first memory cells 101 reading or writing data are arranged in a matrix; and a second memory cell array 202 in which a plurality of second memory cells 102 for amplifying and storing data of some first memory cells 101 among the plurality of the first memory cells 101 arranged in a corresponding column are arranged in a matrix.例文帳に追加

本発明にかかる半導体記憶装置は、データの読み出し又は書き込みが行われる第１のメモリセル１０１が行列状に複数配置された第１のメモリセルアレイ２０１と、対応する列に配置された複数の第１のメモリセル１０１のうち、何れかの第１のメモリセル１０１のデータを増幅し記憶する第２のメモリセル１０２が、行列状に複数配置された第２のメモリセルアレイ２０２と、を備える。 - 特許庁

The plural kinds of picture data read from the first memory means 11 are stored in a third memory means 13.例文帳に追加

第１のメモリ手段11から読み出した複数種類の画像データは第３のメモリ手段13に格納しておく。 - 特許庁

Complementary data is written by using the two first memory cells and the two second memory cells each as a storage unit.例文帳に追加

２つの第１のメモリセルおよび２つの第２のメモリセルをそれぞれ記憶単位として相補データを書込む。 - 特許庁

The memory access system includes first to fourth memories 10, 20, 30, 40 and a memory controller 1.例文帳に追加

本発明にかかるメモリアクセスシステムは、第１乃至第４のメモリ１０、２０、３０、４０と、メモリコントローラ１とを備える。 - 特許庁

The first memory cell and the second memory cell are allocated to different addresses, and errors are corrected at different timings.例文帳に追加

上記第１メモリセルと上記第２メモリセルは、異なるアドレスに割り当てられ、異なるタイミングでエラー訂正される - 特許庁

A semiconductor memory includes word lines extending in a first direction, bit lines extending in a second direction and a memory cell array.例文帳に追加

メモリは、第１の方向に延伸するワード線と、第２の方向に延伸するビット線と、メモリセルアレイとを備える。 - 特許庁

Two pieces of continuous frame image data are respectively stored in a first image memory 22 and a second image memory 23.例文帳に追加

連続する２つのフレーム画像データは、それぞれ第１画像メモリ２２及び第２画像メモリ２３に格納される。 - 特許庁

The memory element 10 has a memory portion 14 which intervenes between the first electrode 13 and a heating heater portion 15.例文帳に追加

またメモリ素子１０は、第１の電極１３と加熱ヒータ部１５との間に介在する記憶部１４を有する。 - 特許庁

A memory storage device (10) comprises first and second memory cells (14) each comprising an upper end and a lower end.例文帳に追加

メモリ記憶装置（１０）は、それぞれ上端と下端とを有する第１および第２のメモリセル（１４）を含む。 - 特許庁

A control part reads the data from the first nonvolatile memory and the second volatile memory, in response to a read-out command.例文帳に追加

制御部１４は、読出命令に応じて第１不揮発性メモリ及び第２不揮発性メモリからデータを読み出す。 - 特許庁

In the second control state, even if the data is written in the second memory 15, the data is not written in the first memory 14.例文帳に追加

第２制御状態では第２メモリ１５にデータを書き込んでも第１メモリ１４にデータは書き込まれない。 - 特許庁

In a FIFO memory device 1, a write pointer 4 writes successively first to Mth line data in a memory circuit 2.例文帳に追加

ＦＩＦＯメモリデバイス１において、書込ポインタ４は第１〜第Ｍのラインデータをメモリ回路２に順次書込む。 - 特許庁

The inverted clock signal incurs a first propagation delay prior to reaching the memory module as a memory clock signal.例文帳に追加

反転クロック信号によってメモリモジュール到達前の第１の伝搬遅延がメモリクロック信号として与えられる。 - 特許庁

A second data memory circuit stores the data of the first or second logical level read from the memory cell.例文帳に追加

第２のデータ記憶回路は、メモリセルから読み出された第１論理レベル又は第２論理レベルのデータを記憶する。 - 特許庁

NONVOLATILE MEMORY CELL WITH TRENCH HAVING FIRST PART DEEPER THAN SECOND PART, ARRAY OF MEMORY CELL AND MANUFACTURING METHOD THEREOF例文帳に追加

第２の部分より深い第１の部分を有するトレンチの不揮発性メモリセル、そのメモリセルのアレイ及び製造方法 - 特許庁

A first part of a task 610 under execution is stored in a system memory 616 by direct memory access.例文帳に追加

実行中のタスク６１０の第１の部分は、ダイレクト・メモリ・アクセスによってシステムメモリ６１６に格納される。 - 特許庁

The memory module 8 is provided with first and second banks 12, 13 to be respectively addressed of the DSP of the memory chip.例文帳に追加

メモリ・モジュール８は、メモリ・チップのＤＳＰの第１および第２のそれぞれアドレス可能なバンク１２，１３を有する。 - 特許庁

A FAX equipment 1 transfers the image stored in a first memory 12 to a second memory 22 by DMA processing.例文帳に追加

ファックス装置１は、第１のメモリ１２に記憶している画像をＤＭＡ処理で第２にメモリ２２に転送する。 - 特許庁

The first control means reads a tag code from the first memory region of the wireless tag through the radio communication means.例文帳に追加

第１制御手段は無線通信手段により無線タグの第１メモリ領域からタグコードを読取る。 - 特許庁

With the image that has been taken in as a first image, the first image is stored in an internal memory 42 in a step S16.例文帳に追加

取り込まれた画像を第１画像とし、ステップＳ１６で、第１画像を内部メモリ４２に記憶する。 - 特許庁

The first data L3 and the last pieces of the first high frequency wavelet transformed data H3 are stored into the memory (S20).例文帳に追加

前者Ｌ３と最後の第１高周波ウェーブレット変換データＨ３とをメモリに格納（Ｓ２０）。 - 特許庁

A FIFO (First-In First-Out) buffer 110 holds the stream data to a stream processing coprocessor from a DMA (Direct Memory Access) control part.例文帳に追加

ＦＩＦＯバッファ１１０はＤＭＡ制御部からストリーム処理コプロセッサへのストリームデータを保持する。 - 特許庁

A second line BL11 crosses the first line WL11 via the first memory cell MC111.例文帳に追加

第２のラインＢＬ１１は、第１のメモリセルＭＣ１１１を介して第１のラインＷＬ１１に交差する。 - 特許庁