「first memory」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

First, the 4.4BSD kernel must be loaded into the main memory of the processor. 例文帳に追加

まず最初に、4.4BSDカーネルは CPU のメインメモリに読み込まれます。 - FreeBSD

If nodemask specifies more than one node, page allocations will come from the node with the lowest numeric node ID first, until that node contains no free memory. 例文帳に追加

他のノードへの割り当ては行われない。 - JM

function compares the first n bytes of the memory areas s1 and s2. 例文帳に追加

関数は、メモリ領域 s1 とs2 の最初の nバイトを比較する。 - JM

The first and the second memory spaces are multi-bit registers.例文帳に追加

第一および第二メモリ空間は、複数ビットレジスタである。 - 特許庁

I first started studying this constructive memory process例文帳に追加

私が この記憶の構成過程の 研究に着手したのは - 映画・海外ドラマ英語字幕翻訳辞書

The first processed image Dw is recorded in a memory 9.例文帳に追加

処理された第１画像Ｄｗをメモリ９に記録する。 - 特許庁

The first column of memory cell blocks is selected at a P1 and a first row is selected at a P2 to inspect the memory cells.例文帳に追加

Ｐ１ではメモリサブブロックの最初の列が選択され、Ｐ２では最初の行が選択されてメモリセルが検査される。 - 特許庁

The first column of a memory sub-block is selected at P1 and a first row is selected and the memory cells are inspected at P2.例文帳に追加

Ｐ１ではメモリサブブロックの最初の列が選択され、Ｐ２では最初の行が選択されてメモリセルが検査される。 - 特許庁

The method for judging correct lamination of a tape member comprises a step of storing the imaging pattern of the board 2A in a first memory 73 (first memory) before the ACF4 is adhered.例文帳に追加

ＡＣＦ４が貼付される前の基板２Ａの撮像パターンを第１メモリ７３（第１のメモリ）に記憶する。 - 特許庁

A first wiring material is formed and a memory cell material for composing a memory cell is laminated on the first wiring material.例文帳に追加

第１の配線材料を形成し、第１の配線材料の上にメモリセルを構成するメモリセル材料を積層する。 - 特許庁

The remote storage device is connected to the first memory, and records the image files received from the first memory device.例文帳に追加

遠隔格納装置は、第１のメモリに接続されてこの第１のメモリ装置から受信した画像ファイルを記録する。 - 特許庁

In a first step S1, a memory check circuit performs memory check for a work area and a processor writes system program data in a first buffer memory.例文帳に追加

第１ステップＳ１として、メモリチェック回路により、ワーク領域についてメモリチェックを行うとともに、プロセッサにより、システムプログラムデータを第１バッファメモリに書き込む。 - 特許庁

A memory element comprises: a latch circuit; a first selection circuit; a second selection circuit; a first nonvolatile memory circuit; and a second nonvolatile memory circuit.例文帳に追加

記憶素子は、ラッチ回路と、第１の選択回路と、第２の選択回路と、第１の不揮発性記憶回路と、第２の不揮発性記憶回路と、を有する。 - 特許庁

The semiconductor device is provided with a first memory 2, and the first memory 2 includes a memory cell, a word-line driving circuit, the sense amplifier SA and a voltage developing circuit 5.例文帳に追加

半導体装置は、第１のメモリ２を具備し、第１のメモリ２は、メモリセルと、ワード線駆動回路と、センスアンプＳＡと、電圧生成回路５とを備える。 - 特許庁

The second node of the first memory cell and second node of the memory cell adjoining the first memory cell in the second direction side along the second axis are connected to the same bit line.例文帳に追加

第１メモリセルの第２ノードと、第１メモリセルと第２軸に沿った第２方向側で隣接するメモリセルの第２ノードとは、同じビット線と接続される。 - 特許庁

To provide a memory card having memory capacity larger than maximum memory capacity defined in a first standard, which can be used in an apparatus compatible with the first standard.例文帳に追加

第１の規格に対応する機器においても、第１の規格で定められた最大メモリ容量よりも大きなメモリ容量を有するメモリカードを利用する。 - 特許庁

The memory control unit has a function to switch between a control signal to the first memory and a control signal to the second memory.例文帳に追加

メモリ制御部は、第１のメモリへの制御信号と第２のメモリへの制御信号を入れ替える機能を備えている。 - 特許庁

The spare memory part 19 replaces a defective memory part 9 being the memory part 9 in which defect exists in the first reference cell 5.例文帳に追加

予備記憶部１９は、第１リファレンスセル５に不具合がある記憶部９としての不良記憶部９を置換する。 - 特許庁

The block A includes the memory, the memory controller, and a first CPU which sends a request to the memory controller.例文帳に追加

ブロックＡは、前記メモリーと、前記メモリーコントローラーと、前記メモリーコントローラーに対してリクエストを送る第一ＣＰＵと、を含む。 - 特許庁

The composite memory chip includes a first memory device, a second memory device, and a data transmission bus shared by these.例文帳に追加

本発明の複合メモリチップは、第１メモリデバイス、第２メモリデバイス、およびこれらによって共有されるデータ伝送バスを含む。 - 特許庁

The memory device is configured to emulate a first emulated memory type and a second emulated memory type.例文帳に追加

メモリデバイスは、エミュレートされる第１のメモリタイプ、およびエミュレートされる第２のメモリタイプをエミュレートするように構成されている。 - 特許庁

The first memory layer includes a plurality of first memory devices (28a), the second memory layer includes a plurality of second memory devices (28b), and the photographing layer includes a plurality of photographing devices (26).例文帳に追加

第１のメモリ層は、複数の第１のメモリ素子（２８ａ）を備え、第２のメモリ層は、複数の第２のメモリ素子（２８ｂ）を備え、撮像層は、複数の撮像素子（２６）を備えている。 - 特許庁

This memory has a memory cell array region in which a plurality of twin memory cells having one word gate and first and second non-volatile memory elements controlled by first and second control gates are arranged.例文帳に追加

１つのワードゲートと、第１，第２のコントロールゲートにより制御される第１，第２の不揮発性メモリ素子とを有するツインメモリセルを、複数配列してなるメモリセルアレイ領域を有する。 - 特許庁

To enable performing refreshing of a first memory during accessing a second memory in a system in which the first memory requiring refreshing and the second memory requiring no refreshing share one part of a bus.例文帳に追加

リフレッシュが必要な第１のメモリと、リフレッシュが不要な第２のメモリとがバスの一部を共有するシステムにおいて、第２のメモリアクセス中に第１のメモリのリフレッシュを実行可能にすること。 - 特許庁

When writing data to the first memory cell of the memory cell array, the control circuits 8 and 9 vary a writing level on the basis of write data which is to be written to a second memory cell adjacent to the first memory cell.例文帳に追加

制御回路８，９は、メモリセルアレイの第１メモリセルに書き込むとき、第１メモリセルに隣接する第２メモリセルに書き込む書き込みデータに基づき、書き込みレベルを変える。 - 特許庁

When the same data as the first memory card or the data continuing to the data of the first memory card are present in the photographed date data of each image of the second memory card, the data are stored in the same folder of a storage device, and the data in the memory card are cleared.例文帳に追加

２枚目のメモリーカードの各画像の撮影日データに１枚目と同じまたは連なったデータがあれば記憶装置の同じフォルダに記憶してメモリーカードのデータをクリアする。 - 特許庁

A semiconductor device includes: a word line SWD; a first memory cell CELL0 and a second memory cell CELL1 that are connected to the word line; a first data line pair DT0 connected to the first memory cell; a DT; and a second data line pair DB0, DB1 connected to the second memory cell.例文帳に追加

ワード線と、上記ワード線に接続された第１メモリセル及び第２メモリセルと、上記第１メモリセルに接続される第１データ線対と、上記第２メモリセルに接続される第２データ線対とを具備する。 - 特許庁

The block selecting circuit so selects the first memory cell block that the first memory cell block corresponding to the height order address substitutes for a defective memory cell block in reverse order when the first memory cell block substitutes for it.例文帳に追加

前記ブロック選択回路は欠陥メモリセルブロックが第１メモリセルブロックによって代替される時に、最上位アドレスに対応する第１メモリセルブロックから逆順で代替されるように、前記第１メモリセルブロックを選択する。 - 特許庁

The first logic receives a clock signal, and a first portion of a memory address of a memory array decodes the first portion of the memory address, and applies the clock signal to a selected group of wordline drivers associated with the memory array.例文帳に追加

第１のロジックは、クロック信号を受信し、メモリアレイのメモリアドレスの第１の部分はメモリアドレスの第１の部分を復号し、クロック信号をメモリアレイに関連付けられた選択されたワードラインドライバのグループに印加する。 - 特許庁

In addition, the first and second memory cell arrays are arranged facing each other in a column direction, the second memory cell 102 has a larger area than the first memory cell 101, and the area of the first memory cell array 201 is two or more times the area of the second memory cell array 202.例文帳に追加

また、第１及び第２のメモリセルアレイは、互いに列方向に対向配置され、第２のメモリセル１０２は第１のメモリセル１０１よりも面積が大きく、第１のメモリセルアレイ２０１は第２のメモリセルアレイ２０２の２倍以上の面積である。 - 特許庁

A memory cell array 17a includes memory cells (first memory cells) MC, which store data, and retreat memory cells (second memory cells) RMC for data at the time of refreshing, the retreat memory cells being for temporally storing data at the time refreshing.例文帳に追加

メモリセルアレイ１７ａは、データを記憶しているメモリセル（第１メモリセル）ＭＣとリフレッシュ時に一旦データを保持するためのリフレッシュ時データ用退避メモリセル（第２メモリセル）ＲＭＣとが含まれる。 - 特許庁

A memory cell array is constituted which includes a first bank having a first local memory cell array and a first local sense amplifier, and a second bank having a second local memory cell array and a second local sense amplifier.例文帳に追加

第１ローカルメモリセルアレイと第１ローカルセンスアンプとを備える第１バンクと、第２ローカルメモリセルアレイと第２ローカルセンスアンプとを備える第２バンクとを有するメモリセルアレイを構成する。 - 特許庁

A memory cell array 1 comprises a plurality of memory cells arranged in a matrix and having first memory cells for storing writing data and second memory cells for storing error correction check bits for the data stored in the first memory cells.例文帳に追加

メモリセルアレイ１は、複数のメモリセルがマトリクス状に配列され、書き込みデータを記憶する第１のメモリセルと第メモリセルのデータに対して誤り訂正用の検査ビットを記憶する第２のメモリセルを有する。 - 特許庁

The first physical access address addresses a first memory area of the first memory bank for the first partial burst access, and the second physical access address addresses a second memory area of the second memory bank for the second partial burst access.例文帳に追加

第１の物理アクセスアドレスは、第１の部分バーストアクセスのために第１のメモリバンクの第１のメモリ領域のアドレス指定を行い、第２の物理アクセスアドレスは第２の部分バーストアクセスのために第２のメモリバンクの第２のメモリ領域のアドレス指定を行う。 - 特許庁

A nonvolatile memory element is provided with a first memory section provided with a first storage node capable of storing data by a first method, and a second memory section provided with a second storage node capable of storing data by a second method different from that of the first memory section.例文帳に追加

第１方式でデータを保存できる第１ストレージノードを備えている第１メモリ部と、第１メモリ部とは異なる第２方式でデータを保存できる第２ストレージノードを備えている第２メモリ部とを備える不揮発性メモリ素子である。 - 特許庁

A learning reservation processing part 7 monitors the memory area secured in the first memory part 1 from the memory allocation processing part 5, and prepares reservation securing information as to a specified memory area for fragmentizing the first memory part 1 to be stored in the second memory part 9.例文帳に追加

学習予約処理部７はメモリアロケーション処理部５から第１のメモリ部１に確保したメモリ領域を監視し、第１のメモリ部１を断片化する特定メモリ領域に関する予約確保情報を作成して第２のメモリ部９に格納する。 - 特許庁

The first type memory spare corresponds to one of a row and a column portion of memory, the second complementary memory spare corresponds to the other of row and column portions of memory.例文帳に追加

第１のタイプのメモリスペアはメモリのローおよびカラム部の一方に対応し、第２の相補型メモリスペアはメモリのローおよびカラム部の他方に対応する。 - 特許庁

One memory cell out of the first memory cell MC0 and second memory cell MC1 in a pair to be used for a reading operation is used as a verify cell at the writing of another memory cell.例文帳に追加

読み出し動作に用いるペアの第１メモリセルＭＣ０と第２メモリセルＭＣ１の一方を、他方の書き込み時のベリファイセルとして用いる。 - 特許庁

The first block data are written in a first block of a fixed size corresponding to a memory.例文帳に追加

第１のブロックデータは、メモリの対応する固定サイズの第１のブロックに書き込まれる。 - 特許庁

A packet write circuit 11 writes received packet data to a first-in first-out memory FIFO 12.例文帳に追加

受信したパケットデータは、パケット書き込み回路１１によってＦＩＦＯ１２に書き込まれる。 - 特許庁

The resistance value of the first resistive interconnection (21) depends on data stored onto the first memory cell (MC2).例文帳に追加

第１抵抗配線（２１）の抵抗値は、第１メモリセル（ＭＣ２）のデータに依存する。 - 特許庁

The first memory cell 2 has a first control gate 21 extending in a second direction.例文帳に追加

ここで、その第１メモリセル２は、第２方向に延伸する第１コントロールゲート２１を備える。 - 特許庁

The first buffer 12, in response to the first clock, transfers the data to the second memory 20.例文帳に追加

第１のバッファ１２は、第１のクロックに応答して第２のメモリ２０にデータを転送する。 - 特許庁

A memory cell includes a first and second inverters, and a first and second transfer transistors.例文帳に追加

メモリセルが、第１及び第２のインバータ、及び第１及び第２の転送トランジスタを含む。 - 特許庁

The first processing part 210 reads and processes image data in the first sequence from the external memory 30, and writes the first processed data in a built-in memory 22.例文帳に追加

第１の処理部２１０は、外部メモリー３０から第１の順序で画像データを読み出して処理し、第１の処理済データを内蔵メモリー２２に書き込む。 - 特許庁