「first memory」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

This memory device is provided with the first memory 41 of a tamper resistant which cannot be accessed directly from electronic equipment, and a second memory of non-tamper resistant which cannot be accessed directly from electronic equipment; and is constituted so as to save data stored in the first memory 41 using the second memory.例文帳に追加

電子機器から直接アクセスすることができない耐タンパー性の第１のメモリ４１と、電子機器から直接アクセスすることができない非耐タンパー性の第２のメモリとを設け、第２のメモリを使用して、第１のメモリ４１に蓄積されたデータを退避するように構成している。 - 特許庁

The magneto-resistive memory cell (100) has first (110) and second (130) conductive magnetic layers.例文帳に追加

磁気抵抗メモリセル(100)は、第１(110)及び第２(130)の導電性磁気層を備える。 - 特許庁

The video stream of an encoding device 14 is first recorded in a memory medium 16.例文帳に追加

符号化装置１４による映像ストリームを先ずメモリ媒体１６に記録する。 - 特許庁

The CPU and the DMA controller are connected, respectively, with a first memory bus.例文帳に追加

ＣＰＵおよびＤＭＡコントローラはそれぞれ第１のメモリバスに接続される。 - 特許庁

Each six computer 821_k performs the first operation using the FIFO memory 822.例文帳に追加

６個の各計算器８２１_kは、FIFOメモリ８２２を用いて、第１の演算を行う。 - 特許庁

This memory cell is provided with a polysilicon gate 2 running in a first direction.例文帳に追加

メモリ・セルは、第１の方向に走るポリシリコン・ゲート２を有して提供される。 - 特許庁

Each memory cell contained in repeating units contains a first conductive channel MOS.例文帳に追加

繰返単位に含まれるメモリセルの各々が、第１導電チャネルＭＯＳを含む。 - 特許庁

When the luminance average is larger, the luminance value difference is stored in a first memory.例文帳に追加

輝度平均値の方が大きい場合は第１のメモリに輝度値差を記憶する。 - 特許庁

function scans the first n bytes of the memory area pointed to by s for the character c. 例文帳に追加

関数は、ポインタ s が指し示すメモリブロックの先頭の n バイトから文字 c を探す。 - JM

First a plurality of vectors determined from a plurality of waveforms is stored in a memory.例文帳に追加

複数の波形から決定された複数のベクトルがメモリ内に格納される。 - 特許庁

The porous dielectric layer is formed between the phase change memory and the first electrode.例文帳に追加

多孔質誘電層は、相変化層と第１電極との間に形成される。 - 特許庁

At first, a reference velocity Vref is stored in a memory 62 by a "velocity setting mode".例文帳に追加

まず、「速度設定モード」にてメモリ６２に基準速度Ｖｒｅｆを記憶する。 - 特許庁

The first region has a plurality of memory transistors that are electrically rewritable.例文帳に追加

第１領域は、電気的に書き換え可能な複数のメモリトランジスタを有する。 - 特許庁

The write controller 8 writes first frame data forming the first video signals into the memory 6 in a time period determined by the first frame data of the first video signal.例文帳に追加

書き込み制御器８は、第１映像信号を構成する第１フレームデータそれぞれを、第１映像信号の第１フレームレートで規定される周期毎にメモリ６に書き込む。 - 特許庁

When the detected memory charge level of the selected memory element is larger than that of the first reference memory element, the detected memory charge level is compared with that of the third reference memory element (step S3), and the selected memory element is in a state 3 or 4.例文帳に追加

選択されたメモリ素子の検出されたメモリ電荷レベルが、第１基準メモリ素子のそれより大きいとき、検出されたメモリ電荷レベルは第３基準メモリ素子と比較され（ステップＳ３）、選択されたメモリ素子は状態３又は４のいずれかである。 - 特許庁

The first MCU has a first memory for storing a conference setting for the first communication endpoint relating to a first conference, and a first processor communicated with the first memory executing a conference relating to the first communication endpoint according to the conference setting.例文帳に追加

前記第１ＭＣＵは、第１通信エンドポイント用に会議セッティングを記憶する第１メモリと、前記第１の会議セッティングは、第１の会議に関連し、前記第１メモリと通信する第１プロセッサと、前記第１プロセッサは、前記会議セッティングに従って前記第１通信エンドポイントの関連する会議を実行し、を有する。 - 特許庁

When the memory device has a larger memory area than that which the memory control unit can control by a single chip select signal, the memory device can be connected directly to the memory control unit by switching to the first control mode.例文帳に追加

メモリ装置が、メモリ制御ユニットの単一のチップセレクト信号により制御可能なメモリ領域よりも大きな領域を有する場合は、第１の制御モードにすることで、メモリ制御ユニットにメモリ装置を直接接続することができる。 - 特許庁

The memory system includes a plurality of resistive memory cell fields including at least a first resistive memory cell field and a second resistive memory cell field, and a controller for controlling data transfer between the plurality of resistive memory cell fields.例文帳に追加

メモリシステムは、第１の抵抗メモリセルフィールドおよび第２の抵抗メモリセルフィールドを少なくとも有する複数の各抵抗メモリセルフィールドと、上記複数の各抵抗メモリセルフィールドの間でのデータ伝送を制御するコントローラとを含む。 - 特許庁

In a nonvolatile semiconductor memory device, a first element isolation insulating layer in a memory cell region is configured by embedding a first oxide film in a first element isolation groove in the memory cell region, and the top surface of the first oxide film exists between the top surface of a semiconductor substrate and the top surface of a first gate electrode.例文帳に追加

不揮発性半導体記憶装置は、メモリセル領域の第１素子分離絶縁層が当該メモリセル領域の第１素子分離溝内に第１の酸化膜を埋め込んで構成され、第１の酸化膜の上面が半導体基板の上面と第１ゲート電極の上面との間に存在するように構成されている。 - 特許庁

A first N-well that includes a PMOS of the first memory cell, is provided between a first P-well that includes one of NMOSs of the first memory cell and a transfer MOS and a second P-well that includes one of NMOSs of the second memory cell and a transfer MOS.例文帳に追加

第１メモリセルのＰＭＯＳが形成された第１Ｎ型ウェルは、第１メモリセルの一方のＮＭＯＳ及び転送ＭＯＳが形成された第１Ｐ型ウェル及び第２メモリセルの一方のＮＭＯＳ及び転送ＭＯＳが形成された第２Ｐ型ウェルの間に設けられる。 - 特許庁

An authentication processing part 105 discriminates whether or not data stored in the flash memory chip 13 of the first USB memory 1 are permitted to be transmitted to a second computer, on the basis of the first key and a second key which is input to a first computer to which the first USB memory 1 is connected.例文帳に追加

認証処理部１０５は、その第一のキーと、第一のＵＳＢメモリ１が接続されている第一のコンピュータに入力された第二のキーとに基づいて、第一のＵＳＢメモリ１のフラッシュメモリチップ１３に記憶されているデータを、第二のコンピュータに送信してもよいか否かを判別する。 - 特許庁

The memory control circuit of the microcomputer writes a first additional bit for identifying first data in writing the first data to the flash memory 4, and writes a second additional bit for identifying second data different from the first additive bit in writing the second data to the flash memory 4.例文帳に追加

本発明は、第１のデータをフラッシュメモリ４に書き込むときには、第１のデータを識別するための第１の付加ビットを書き込み、第２のデータをフラッシュメモリ４に書き込むときには、第２のデータを識別するための第１の付加ビットとは異なる第２の付加ビットを書き込む、ことを特徴とする。 - 特許庁

This semiconductor processor has a first nonvolatile memory (21) in which memory information is erased in first data length; a second nonvolatile memory (22) in which memory information is erased in second data length; and a CPU (2).例文帳に追加

本発明に係る半導体処理装置は、第１データ長単位に記憶情報の消去が行われる第１の不揮発性メモリ（２１）と第２データ長単位に記憶情報の消去が行われる第２の不揮発性メモリ（２２）とＣＰＵ（２）とを有する。 - 特許庁

The data rewriter comprises the first nonvolatile memory 6 connected to the master computer 5, and the second nonvolatile memory 9 connected to the slave computer 8, and stores the same control data in the first nonvolatile memory and the second nonvolatile memory.例文帳に追加

マスターコンピュータ（５）に接続する第１の不揮発性メモリ（６）と、スレーブコンピュータ（８）に接続する第２の不揮発性メモリ（９）とを備え、第１の不揮発性メモリ及び第２の不揮発性メモリに、同一の調整データを記憶するデータ書き換え装置である。 - 特許庁

A non-volatile semiconductor memory has a memory cell array region in which a plurality of twin memory cells 100 having first and second MONOS memory cells 108A, 108B controlled by a word gate and a control gate are arranged respectively in the first direction A and the second direction B.例文帳に追加

不揮発性半導体記憶装置は、ワードゲートとコントロールゲートにより制御される第１，第２のＭＯＮＯＳメモリセル108A，108Bを有するツインメモリセル100を、第１，第２の方向Ａ，Ｂにそれぞれ複数配列してなるメモリセルアレイ領域を有する。 - 特許庁

If the data bus width of data supplied from the master devices (6-1 to 6-n, 7) exceeds the first data bus width, the memory controller (3) makes the first built-in memory and the second built-in memory function as a single combined memory device.例文帳に追加

そして、そのメモリコントローラ（３）は、そのマスタデバイス（６−１〜６−ｎ、７）から供給されたデータのデータバス幅が、その第１データバス幅を超えるとき、その第１内蔵メモリとその第２内蔵メモリとをあわせて単一のメモリデバイスとして機能させる。 - 特許庁

The nonvolatile semiconductor memory device includes a plurality of pieces first and second wiring that intersect each other and a memory cell array composed by laminating a plurality of memory cell layers having memory cells prepared at each intersection of the plurality of pieces of first and second wiring.例文帳に追加

不揮発性半導体記憶装置は、互いに交差する複数の第１及び第２の配線、並びにこれら複数の第１及び第２の配線の各交差部に設けられたメモリセルを有するメモリセルレイヤを複数積層してなるメモリセルアレイを備える。 - 特許庁

Since the first memory region and the second memory region are independent each other and access control is performed, normal read-out access operation can be performed for the second memory region while performing read-out of operation information for the first memory region.例文帳に追加

第１メモリ領域と第２メモリ領域とは互いに独立してアクセス制御が行われるので、第１メモリ領域に対して動作情報の読出しを行いながら、第２メモリ領域に対して通常の読出しアクセス動作を行うことができる。 - 特許庁

In the semiconductor memory apparatus, a first sense amplifier part (15-1-j, 21-1) outputs an output signal to a first data bus (20') in accordance with a first selection signal (A).例文帳に追加

第１センスアンプ部（１５−１−ｊ、２１−１）は、第１選択信号（Ａ）に応じて、出力信号を第１データバス（２０’）に出力する。 - 特許庁

In a first isolation transistor 1, a first node SN1 to be connected to the first memory cell is made to be one end and another end is set to a second node SN0.例文帳に追加

第１分離トランジスタ１は、第１メモリセルに接続される第１ノードＳＮ１を一端とし且つ他端を第２ノードＳＮ０とする。 - 特許庁

A first redundant memory cell is used when first defective position information indicating a position of defect is programmed in a first redundant program part.例文帳に追加

第１冗長メモリセルは、不良の位置を示す第１不良位置情報が第１冗長プログラム部にプログラムされたときに使用される。 - 特許庁

A storage part includes a first memory area for storing first information related to a first task and second information related to a second task.例文帳に追加

記憶部は、第１のタスクに係る第１の情報および第２のタスクに係る第２の情報を格納する第１のメモリ領域を含む。 - 特許庁

At least one memory cell is provided with at least one first transistor, and the first transistor includes a first transistor main body.例文帳に追加

少なくとも一つのメモリセルには少なくとも一つの第１のトランジスタが設けられており、第１のトランジスタが第１のトランジスタ本体を含む。 - 特許庁

The first memory 2 includes a peripheral circuit 4 to which the first and second voltages are supplied, and a cell array core 3 to which the first and third voltages are supplied.例文帳に追加

第１メモリ２は、第１、第２電圧を供給される周辺回路４、第１、第３電圧が供給されるセルアレイコア３を含む。 - 特許庁

The FIFO memory 54, the image processing ASIC 52, and the FIFO memory 54 configure a first processing system, and the FIFO memory 60, the image processing ASIC 62, and the FIFO memory 64 configure a second processing system.例文帳に追加

ＦＩＦＯメモリ５０、画像処理ＡＳＩＣ５２、ＦＩＦＯメモリ５４が第１処理系統を構成し、ＦＩＦＯメモリ６０、画像処理ＡＳＩＣ６２、ＦＩＦＯメモリ６４が第２処理系統を構成する。 - 特許庁

When detecting that a residual number of the unused spare memory blocks as the alternative destination reaches a first prescribed value in the main memory chip, formatting processing of a memory block inside the sub memory chip is started.例文帳に追加

そして、メインメモリチップで、代替先として未使用の予備メモリブロックの残り数が第１の所定値に達したことを検出したときに、サブメモリチップ内のメモリブロックのフォーマット処理を開始する。 - 特許庁

A flash memory mounting apparatus 1 selects an area of the first memory 21 which stores the flash memory writing program corresponding to a model of a processor 11 when connected to the flash memory writing device 2.例文帳に追加

フラッシュメモリ搭載装置１は、フラッシュメモリ書き込み装置２と接続されることにより、プロセッサ１１の機種に合ったフラッシュメモリ書き込みプログラムを格納した第１のメモリ２１の領域を選択する。 - 特許庁

To provide a semiconductor memory apparatus in which refresh operation of a second time is performed for a memory cell existing in the same memory sub-array which is different from a memory cell refreshed by refresh operation of a first time.例文帳に追加

１回目のリフレッシュ動作でリフレッシュされるメモリセルとは異なるが同一メモリサブアレイ上に存在するメモリセルに２回目のリフレッシュ動作が行われる半導体記憶装置を提供する。 - 特許庁

When a second command is outputted by the CPU when the first command is being processed by the memory controller chip, the logic circuit responds to the memory controller chip by making the second memory hold the second command in the second memory.例文帳に追加

メモリコントローラチップが第１のコマンドを処理している時にCPUが第２のコマンドを出した場合には、論理回路はメモリコントローラチップにその第２のコマンドを第２メモリに保持させることによって応答する。 - 特許庁

A first non-volatile memory (MLC-NAND memory) 102 and a second non-volatile memory element (SLC-NAND memory) 103 whose characteristics are different are connected to a common data bus and an address bus.例文帳に追加

共通のデータバス及びアドレスバスに、特性の異なる第１の不揮発メモリ（ＭＬＣ−ＮＡＮＤメモリ）１０２と第２の不揮発性メモリ素子（ＳＬＣ−ＮＡＮＤメモし）１０３が接続されている。 - 特許庁

The first extraction random number stored in the first hold memory area for a special pattern is stored in an area for read-ahead determination (S120) and first hold memory read-ahead determination processing is executed (S125).例文帳に追加

そして第１特別図柄用保留記憶領域に記憶した第１抽出乱数を先読み判定用領域に記憶し（Ｓ１２０）、第１保留先読み判定処理（Ｓ１２５）を行なう。 - 特許庁

The magnetic memory is used which is provided with a substrate 10, a first insulating film 5, a plurality of first signal lines 2, a plurality of memory cells 1, a first interlayer insulating film 6, a second insulating film 4, and a plurality of second signal lines 3.例文帳に追加

基板１０、第１絶縁膜５、複数の第１信号線２、複数のメモリセル１、第１層間絶縁膜６、第２絶縁膜４及び複数の第２信号線３を備える磁気メモリを用いる。 - 特許庁

In the duplicated processor device, a processor is duplicated by a first and second processors and the first and second processors are provided with a first memory and a second memory, respectively.例文帳に追加

プロセッサが第１プロセッサ及び第２プロセッサにより二重化され、これら第１プロセッサ及び第２プロセッサにそれぞれ第１メモリ及び第２メモリが設けられた二重化プロセッサ装置に関するものである。 - 特許庁

First three-dimensional conductors (32 and 34) extend in three dimension, are disposed between the first memory cell and the second memory cell, and couple the first secondary conductor to the second secondary conductor.例文帳に追加

第１の第３次元導体（３２，３４）は第３次元内に延在し、第１のメモリセルと第２のメモリセルとの間に配置され、第１の第２次元導体を第２の第２次元導体に結合する。 - 特許庁

The first local sense amplifier preferably has performance suitably designed based upon the number of memory cells included in the first local memory cell array or the distance from the first local sense amplifier to a driver circuit.例文帳に追加

その第１ローカルセンスアンプは、第１ローカルメモリセルアレイに含まれるメモリセルの数、または、第１ローカルセンスアンプからドライバ回路までの距離に基づいて最適設計された性能を有することが好ましい。 - 特許庁