「first memory」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

The first data format is compatible with a dedicated format accessible by the memory device.例文帳に追加

第１データフォーマットは、メモリデバイスによってアクセス可能な専用フォーマットと互換性がある。 - 特許庁

A directive is received from an administrator to remove a first definitional data item from the memory.例文帳に追加

指令が、管理者から受け取られ、第１の定義的データ項目をメモリから削除する。 - 特許庁

Access can be performed for the first and the second memory cell arrays with an address non-multiplex system.例文帳に追加

第１および第２のメモリアレイに対しアドレスノンマルチプレクス方式でアクセスすることが出来る。 - 特許庁

A packet obtained from the outer bus by asynchronous communication is stored in a first memory means.例文帳に追加

非同期通信により外部バスから取得したパケットを第１のメモリ手段に格納する。 - 特許庁

A memory 6 stores first video signals outputted from an imaging unit 3 to output them.例文帳に追加

撮像器３から出力される第１映像信号をメモリ６で記憶して出力する。 - 特許庁

The function film 10 is deposited on the first electrode 2 and serves as a memory medium.例文帳に追加

前記機能膜１０は、前記第１の電極２上に成膜されて記憶媒体をなす。 - 特許庁

The memory cell includes a first data cell (11) storing a part of bits of the data symbols.例文帳に追加

メモリセルは、データシンボルの一部のビットを記憶する第１データセル（１１）を含んでいる。 - 特許庁

A memory section 47 stores a first channel list, an extracted channel list and download information.例文帳に追加

記憶部４７は、第１のチャネルリストと、抜粋チャネルリストと、ダウンロード情報とを記憶する。 - 特許庁

The notification section notifies the first device that writing of data to the second memory has been completed.例文帳に追加

通知部は、第２メモリに対するデータの書き込みの完了を第１装置に通知する。 - 特許庁

At least the first memory stores a write unit size, which is the size of a write data element.例文帳に追加

少なくとも第一のメモリが、ライトデータ要素のサイズであるライト単位サイズを記憶する。 - 特許庁

In the image forming apparatus body, a first volatile memory 111 retaining information is provided.例文帳に追加

画像形成装置本体は、情報を保持する第１不揮発性メモリ１１１を具備する。 - 特許庁

The display controller 20 supplies the image data in the first memory 22, to a display driver 50.例文帳に追加

表示コントローラ２０は、第１のメモリ２２の画像データを表示ドライバ３０に供給する。 - 特許庁

The first and the second banks include at least a train of one fixed code injection memory cell.例文帳に追加

第１及び第２のバンクは少なくとも１つの固定コード注入メモリセルの列を含む。 - 特許庁

The facility apparatuses 20, 120 have first memory means 25, 125, and information transmitting means 26, 126.例文帳に追加

設備機器は、第１記憶手段２５，１２５および情報発信手段２６，１２６を有する。 - 特許庁

In the memory, reference image data in the photographing of the first time by the bracketing photography are stored.例文帳に追加

メモリには、ブラケティング撮影での初回撮影時の基準画像データが格納される。 - 特許庁

A memory cell is arranged between first wiring and second wiring and has a variable resistive element.例文帳に追加

メモリセルは、第１配線と第２配線との間に配置され可変抵抗素子を有する。 - 特許庁

A selector 16 outputs the data read out of the first nonvolatile memory to a decoder 18.例文帳に追加

セレクタ１６は、第１不揮発性メモリから読み出されたデータをデコーダ１８に出力する。 - 特許庁

The first physical subunit is prior in order to the second physical subunit of the memory unit.例文帳に追加

第１の物理サブユニットは、メモリユニットの第２の物理サブユニットより順番的に前にある。 - 特許庁

The scenario data is transferred from a hard disk device HDD to the first memory when required.例文帳に追加

シナリオデータは、必要時にハードディスク装置ＨＤＤから第１メモリに転送される。 - 特許庁

The digital camera 2 erases the regular image data of the same file name from the first memory card.例文帳に追加

デジタルカメラ２は、同じファイル名の本画像データを第１メモリカードから消去する。 - 特許庁

The first unit copies a datum of the second frame stored at a particular location in the memory to the buffer.例文帳に追加

第１ユニットはメモリ中の特定位置の第２フレームのデータをバッファにコピーする。 - 特許庁

A magnetic memory cell (10) includes first and second magnetoresistance elements (12, 14) which are connected in series.例文帳に追加

磁気メモリセル(10)は、直列に接続された第1および第2の磁気抵抗素子(12,14)を含む。 - 特許庁

METHOD OF MANUFACTURING FIRST ELECTRODE AND SECOND ELECTRODE, ELECTRONIC COMPONENT AND ELECTRONIC MEMORY DEVICE例文帳に追加

第１の電極及び第２の電極の製造方法、電子部品及び電子メモリ素子 - 特許庁

This CAM cell has first and second memory circuits and a comparing circuit.例文帳に追加

本発明によれば、ＣＡＭセルは、第一及び第二メモリ回路と比較回路とを有している。 - 特許庁

At the time of read-out operation, the first operation in which data is read out directly from the selected first memory block or the second operation in which data is reproduced from data stored in non-selection first memory block and reproduction data stored in the second memory block is executed.例文帳に追加

読み出し動作時に、選択された第１メモリブロックからデータを直接読み出す第１動作、または非選択の第１メモリブロックに記憶されたデータおよび第２メモリブロックに記憶された再生データからデータを再生する第２動作が実行される。 - 特許庁

A three dimensional stacked nonvolatile semiconductor memory includes a memory cell array comprising first and second blocks disposed side by side in a first direction and a driver 33 disposed at one end of the memory cell array in a second direction orthogonal to the first direction.例文帳に追加

本発明の例に係る三次元積層不揮発性半導体メモリは、第一方向に並んで配置される第一及び第二ブロックから構成されるメモリセルアレイと、メモリセルアレイの第一方向に直交する第二方向の一端に配置されるドライバ33とを備える。 - 特許庁

The redundant data storage system 100 is provided comprising a first controller 108A1 with top-level control of a first memory space 128A1 and a second controller 108A2 with top-level control of a second memory space 128A2 different than the first memory space.例文帳に追加

冗長データ記憶システム１００は、第１のメモリ空間１２８Ａ１のトップレベル制御を行う第１の制御装置１０８Ａ１と、第１のメモリ空間とは異なる第２のメモリ空間１２８Ａ２のトップレベル制御を行う第２の制御装置１０８Ａ２とを含む。 - 特許庁

In a state where the first small memory is mounted on the insertion opening 62, the first small memory card itself restricts the lowering of the exclusive control member 160, and a slope part 162 blocks wrong insertion of the first memory card into the insertion opening 61.例文帳に追加

第１の小型メモリカードが挿入口６２に装着されている状態においては、第１の小型メモリカード自身が排他的制御部材１６０の下降を制限し、斜面部１６２が第１のメモリカードの挿入口６１への誤挿入をブロックする。 - 特許庁

A memory circuit comprises a first memory, a second memory, and a level shifter circuit, the output of the first memory circuit is switched by a first switch circuit and input to the level shifter circuit, whose output is switched by a second switch circuit and input to decrease the number of level shifter circuits, for attaining a display device of high definition.例文帳に追加

メモリ回路を第１メモリと第２メモリとレベルシフタ回路で構成し、第１スイッチ回路で第１メモリ回路の出力を切り替えてレベルシフタ回路に入力し、その出力を第２スイッチ回路で切り替えて入力することでレベルシフタ回路の数を削減することで高精細な表示装置を実現する。 - 特許庁

A readout control part determines whether the first SPD information coincides with the second SPD information in the memory initialization processing, and on specifying a noncoincident misnatch memory module, reads first SPD information of the mismatch memory module and writes the first SPD information as second SPD information in the nonvolatile memory.例文帳に追加

読み出し制御部は、メモリ初期化処理において、第１のＳＰＤ情報と第２のＳＰＤ情報とが一致するか否か判定して、一致しない不一致メモリモジュールを特定すると、不一致メモリモジュールの第１のＳＰＤ情報を読み出して不揮発性メモリへ第２のＳＰＤ情報として書き込む。 - 特許庁

A special symbol control part 303 performs the second special figure variation corresponding to the suspended balls memorized in the second memory part 302 prior to the first special figure variation corresponding to the suspended balls memorized in the first memory part 301 when the suspended balls are memorized in each of the first memory part 301 and the second memory part 302.例文帳に追加

特別図柄制御部３０３は、第１記憶部３０１および第２記憶部３０２にそれぞれ保留球が記憶されている場合、第１記憶部３０１に記憶されている保留球に対する第１特図変動よりも、第２記憶部３０２に記憶されている保留球に対する第２特図変動を優先しておこなう。 - 特許庁

A skip control unit 24 compares the amount of data written in a first memory 4 with the amount of data read out from the first memory 4, and moves image data equivalent to one frame held by the first memory 4 to a second memory 22 when the amount of write data exceeds the read data beyond a reference value.例文帳に追加

スキップ制御部２４は、第１のメモリー４に書き込まれたデーターの量と第１のメモリー４から読み出されたデーターの量とを比較して、書き込みデーター量が読み出しデーター量より基準値を越えて多くなった場合に、第１のメモリー４が保持している１フレーム分の映像データーを第２のメモリー２２に移す。 - 特許庁

The heat dissipating structure 100 is equipped with a first supporting body 30 with a first memory device 12 mounted thereon detachably, a second supporting body 30 with a second memory device 12 mounted thereon detachably, a heat receiving unit 41 arranged between the first memory device 12 and the second memory device 12, a guide mechanism 20 and a fixing mechanism 200.例文帳に追加

放熱構造１００は、第１記憶装置１２が着脱可能に装着された第１支持体３０と、第２記憶装置１２が着脱可能に装着された第２支持体３０と、第１記憶装置１２と第２記憶装置１２の間に配置された受熱部４１と、案内機構２０と、固定機構２００とを具備する。 - 特許庁

In the game machine, a second upper limit value of actuation memory increased during execution of control of the specific game state is maintained after termination of the specific game state, and the upper limit value of actuation memory is returned to a first upper limit value of actuation memory after the number of actuation memory becomes the original first upper limit value or a prescribed value lower than the first upper limit value.例文帳に追加

特定遊技状態の制御実行中に増加した第２の始動記憶上限値が特定遊技状態終了後も維持され、始動記憶数が当初の第１の上限値以下の所定値になるのを待って、始動記憶上限値が第１の始動記憶上限値に戻される。 - 特許庁

In a decoding apparatus of digital signal, when receiving a first and second MPEG streams, a MPEG decoder 1 develops the first MPEG stream to a first memory area 10 to decode the first image data and the like.例文帳に追加

ＭＰＥＧデコーダ１は、第１及び第２のＭＰＥＧストリームを受信すると、第１のＭＰＥＧストリームを第１のメモリ領域１０に展開し、第１の画像データ等をデコードする。 - 特許庁

In first operation for changing a resistance value of the resistance change element RW from a first resistance value to a second resistance value lower than the first resistance value, a first voltage pulse is applied to a memory cell MC.例文帳に追加

抵抗変化素子ＲＷを第１の抵抗値からそれよりも低い第２の抵抗値に変化させる第１の動作において、メモリセルＭＣに第１の電圧パルスを印加する。 - 特許庁

This logic circuit responds to a first command outputted by a CPU by making the first memory hold the first command in order to start the processing of the first command.例文帳に追加

この論理回路は、CPUが出した第１のコマンドに対してその第１のコマンドを第１メモリに保持させることによって応答して、第１のコマンドを処理し始めるようになっている。 - 特許庁

The semiconductor memory device has: a first bank including a first block and a first writing load circuit; a second bank including a second block and a second writing load circuit; and a bank decoder which selects the first bank and the second bank.例文帳に追加

第１ブロック、第１書き込み負荷回路を含む第１バンクと、第２ブロック、第２書き込み負荷回路を含む第２バンクと、第１バンクと第２バンクを選択するバンクデコーダとを備える。 - 特許庁

The front end unit checks whether a certain first identifier is stored in the first memory when receiving a communication establishment request including the certain first identifier from the external reader/writer device, and sends a response including a second identifier to the reader/writer device if the certain first identifier is stored in the first memory.例文帳に追加

フロントエンド部は、外部のリーダライタ装置からある第１の識別子を含む通信確立要求を受信したとき、ある第１の識別子が第１のメモリに記憶されているかどうかを確認し、記憶されていれば第２の識別子を含む応答をリーダライタ装置に送信する。 - 特許庁

When a game ball enters a first start port (S100:yes) and a first hold memory is not full (S105:no), first random number extraction processing is executed (S110) and an extracted first extraction random number is stored (S115) in a first hold memory area for a special pattern of a built-in RAM.例文帳に追加

第１始動口に遊技球が入球し（Ｓ１００：ｙｅｓ）、且つ第１保留記憶が満杯でなければ（Ｓ１０５：ｎｏ）、第１乱数抽出処理（Ｓ１１０）を行い、抽出された第１抽出乱数を、内蔵ＲＡＭの第１特別図柄用保留記憶領域に記憶する（Ｓ１１５）。 - 特許庁

A controlling circuit selects a first memory cell in which a reading current flowing after a selection transistor is turned on becomes a maximum value as a first reference cell from a first cell array under a state that the same first logic causing a resistance value to increase is stored in all of a plurality of first memory cells.例文帳に追加

制御回路は、複数の第１のメモリセルの全てに抵抗値が大きくなる同じ第１の論理を記憶させた状態で、選択トランジスタをオンして流れる読み出し電流が一番大きくなる第１のメモリセルを第１の参照セルとして第１のセルアレイから選定する。 - 特許庁

The integrated circuit device 10 includes first to Nth memory blocks (MB1 to MB6) that are disposed along a first direction (D1), and first to Nth data driver blocks (DB1 to DB6) that are disposed along the first direction in a second direction (D2) with respect to the first to Nth memory blocks.例文帳に追加

集積回路装置１０は第１の方向（Ｄ１）に沿って配置される第１〜第Ｎのメモリブロック（ＭＢ１〜ＭＢ６）と、第１〜第Ｎのメモリブロックの第２の方向（Ｄ２）において第１の方向に沿って配置される第１〜第Ｎのデータドライバブロック（ＤＢ１〜ＤＢ６）を含む。 - 特許庁

A learning reservation processing part 7 monitors the memory area secured in the first memory part 1, and prepares reservation securing information of indicating that a specified memory area for fragmentizing the first memory part 1 belong to any of a plurality of storage ranges with storage range widths enlarged sequentially to be stored in the second memory part 9.例文帳に追加

学習予約処理部７は、第１のメモリ部１に確保したメモリ領域を監視し、第１のメモリ部１を断片化する特定メモリ領域が、記憶容量レンジ幅を順次大きくした複数の記憶容量レンジの何れに属するかの予約確保情報を作成して第２のメモリ部９に格納する。 - 特許庁

A memory controller for controlling a plurality of memories which time-share an address and data expresses addresses of a data bus width not less than that of a first memory by the data bus bit of a second memory, expresses addresses of a data bus width not less than that of the second memory by the data bus bit of the first memory, and concurrently accesses the plurality of memories.例文帳に追加

アドレスとデータを時分割で共有する複数のメモリを制御するメモリ制御装置は、第１のメモリのデータバス幅以上のアドレスを第２のメモリのデータバスビットで表現し、第２のメモリのデータバス幅以上のアドレスを第１のメモリのデータバスビットで表現して、複数のメモリに同時アクセスする。 - 特許庁

The USB host controller 11 includes: a buffer memory 2 for USB pipe having a first buffer memory region 41 and a second buffer memory region 42, and a buffer memory control unit 1 configured to control a data transfer between the buffer memory 2 for USB pipe and each of first and second devices 18 and 19.例文帳に追加

本発明にかかるＵＳＢホストコントローラ１１は、第１のバッファメモリ領域４１と第２のバッファメモリ領域４２とを有するＵＳＢパイプ用バッファメモリ２と、第１の機器１８と第２の機器１９とＵＳＢパイプ用バッファメモリ２の間のデータ転送を制御するバッファメモリ制御部１を備える。 - 特許庁