「first memory」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

The present invention relates to the memory circuit (MEM) able to receive a first data block comprising a number of components and coming from an external memory (EXT) for them to be written (W) in an internal memory.例文帳に追加

本発明は、内部メモリに書き込まれる（Ｗ）外部メモリ（ＥＸＴ）から得られる多数の成分のための第１のデータブロックを受容し得るメモリ回路（ＭＥＭ）に関する。 - 特許庁

To sufficiently reduce the data inspection time by storing an address of a memory cell judged to be failed first by program verification and using the failed memory cell whose address is stored for a start memory cell by the succeeding program verification.例文帳に追加

データの検査時間を十分に短縮することができ、多値データの記憶にも使用することができる半導体記憶装置及びそのデータ検査方法を提供する。 - 特許庁

A picture processor 14 is provided with a first buffer memory 30, a second buffer memory 31, and a third buffer memory 32 for storing the plural pictures of the same subject obtained by a device 12 to be tested.例文帳に追加

画像処理装置１４は、被試験デバイス１２が取得した同一被写体の複数の画像を格納する第１バッファメモリ３０、第２バッファメモリ３１，第３バッファメモリ３２をもつ。 - 特許庁

Image data on which the first image processing is performed are written in the first memory region 61, the image data written in the first memory region 61 are read, the second image processing is performed on it and the image data on which the second image processing is performed are written in the second memory region 62.例文帳に追加

第１の画像処理を施した画像データを第１のメモリ領域６１に書き込み、第１のメモリ領域６１に書き込まれた画像データを読み出して、第２の画像処理を施し、当該第２の画像処理を施した画像データを第２のメモリ領域６２に書き込むようにする。 - 特許庁

In a memory device having a static memory cell wherein a first conductive transistor is formed in a second conductive well and a second conductive transistor is formed in a first conductive well, the second conductive well and the first conductive well are separated every number of the memory cell.例文帳に追加

第２導電型のウエルに第１導電型のトランジスタが形成され、第１導電型のウエルに第２導電型のトランジスタが形成されるスタティック型メモリセルを有するメモリ装置において、第２導電型のウエル及び第１導電型のウエルをメモリセル数毎に分離する。 - 特許庁

In a terminal with a touch panel, when the terminal detects that a distance between the touch panel and a pointer of a finger of a user or a touch pen is between a first threshold and a second threshold, it reads program data from a first memory device to a second memory device whose reading speed is faster than that of the first memory device.例文帳に追加

タッチパネル付き端末において、タッチパネルと使用者の指やタッチペンなどのポインタとの距離が第１の閾値と第２の閾値の間にあることを検出すると、プログラムデータを第１のメモリデバイスから第１のメモリデバイスより読み出し速度の速い、第２のメモリデバイスに読み出す。 - 特許庁

The semiconductor device has a memory cell MC that stores data as a result of a state of a variable resistance included in the memory cell becoming either a first high resistance state or a first low resistance state, and has two storage modes of a first mode and a second mode depending on a level of a resistance value of the memory cell.例文帳に追加

メモリセルに含まれる可変抵抗の状態が第１の高抵抗状態及び第１の低抵抗状態のいずれかになることによりデータを記憶するメモリセルＭＣを含み、メモリセルの抵抗値の大きさにより第１モードと第２モードとの２つの記憶モードをもつ半導体装置。 - 特許庁

A three-dimensional stacked nonvolatile semiconductor memory includes: a memory cell array comprised of first and second blocks BK<i>, BK<i+1> disposed side by side in a first direction; and a driver 33L disposed on one end of the memory cell array in a second direction orthogonal to the first direction.例文帳に追加

本発明の例に係る三次元積層不揮発性半導体メモリは、第一方向に並んで配置される第一及び第二ブロックBK<i>, BK<i+1>から構成されるメモリセルアレイと、メモリセルアレイの第一方向に直交する第二方向の一端に配置されるドライバ33Lとを備える。 - 特許庁

That is, while reading TrCH1 initial data from a memory 31A with an address specified for the memory 31A, a function block circuit 20 executes the first de- interleave processing of the first data and, at the same time, writes data, which is produced as a result of the first de-interleave processing, into a memory 32A.例文帳に追加

すなわち、ファンクションブロック回路２０は、メモリ３１Ａにアドレスを指定してメモリ３１ＡからＴｒＣＨ１の初期データを読み出しながら、その第１のデータの１ｓｔデインターリーブの処理を行いつつ、その１ｓｔデインターリーブの処理データをメモリ３２Ａに書き込む。 - 特許庁

A phase of the method includes a step where the set of first contents is written to a first physical subunit of a memory unit and a step where the set of second contents is written to a second physical subunit of the memory unit after the set of the first contents is written to the first physical subunit, as a method for executing writing operations in a nonvolatile memory system having the memory unit.例文帳に追加

本発明の１つの局面によると、メモリユニットを有する不揮発性メモリシステムで書き込み操作を実行するための方法は、メモリユニットの第１の物理サブユニットに第１のコンテンツのセットを書き込むステップと、第１のコンテンツのセットが第１の物理サブユニットに書き込まれた後に、メモリユニットの第２の物理サブユニットに第２のコンテンツのセットを書き込むステップとを含む。 - 特許庁

A semiconductor memory device is equipped with first wirings 13 extended into a first direction, memory elements 18 arranged above the first wirings 13, second wirings 20 extended on the memory elements 18 into a second direction different from the first direction, and magnetic shield layers 21 formed on the side surface of the second wirings 20 and the side surface of the memory elements 18.例文帳に追加

半導体記憶装置は、第１の方向に延在する第１の配線１３と、この第１の配線１３の上方に配置された記憶素子１８と、この記憶素子１８上に、第１の方向と異なる第２の方向に延在する第２の配線２０と、この第２の配線２０の側面及び記憶素子１８の側面に形成された磁気シールド層２１とを具備する。 - 特許庁

A CPU 1 uses a first memory 21 to execute a first thread in each prescribed cycle T1, and on the other hand, uses a second memory 22 to execute a second thread 12, taking priority over the first thread 11 in each prescribed second cycle T2 shorter than the first cycle.例文帳に追加

ＣＰＵ１は、第１メモリ２１を使用して、所定の第１周期Ｔ１ごとに第１スレッドを実行し、一方、第２メモリ２２を使用して、第１周期より短い所定の第２周期Ｔ２ごとに、第１スレッド１１に優先して、第２スレッド１２を実行する。 - 特許庁

In the first block B1 of the ferrorlectric random access memory, a first switch transistor TC1 and a plurality of first memory cells MC1 to MC4 having ferroelectric capacitors and cell transistors connected in parallel are serially connected between first and second ends.例文帳に追加

強誘電体ランダムアクセスメモリの第１ブロックＢ１において、第１スイッチトランジスタＴＣ１と、並列接続された強誘電体キャパシタおよびセルトランジスタを有する複数の第１メモリセルＭＣ１−ＭＣ４と、が第１、第２端の間に直列接続される。 - 特許庁

This semiconductor memory device has memory banks divided into a plurality of blocks, and a signal control section in which an activation signal supplied to a first sense amplifier of a first memory block included in the memory bank is delayed by the prescribed time, this delayed activation signal is supplied to a second sense amplifier of a second memory blocks included in the memory bank.例文帳に追加

半導体記憶装置において、複数のブロックに分割したメモリバンクと、前記メモリバンクに含まれる第１のメモリブロックの第１のセンスアンプに供給される活性化信号を所定の時間だけ遅延させて、前記メモリバンクに含まれる第２のメモリブロックの第２のセンスアンプに対し、この遅延させた活性化信号を供給する信号制御部とを有する構成とする。 - 特許庁

First of all, data read from a memory cell during refresh operation is not written back to a memory soon but is saved in a refreshing sense amplifier 9-2.例文帳に追加

まず、リフレッシュ動作時にメモリセルから読み出したデータをすぐにメモリセルに書き戻さずに、リフレッシュ用のセンスアンプ9-2内にデータを退避させておく。 - 特許庁

A row decoder is disposed on a side of a memory cell array in a column direction and supplies a first driving signal for selecting a memory cell to a word line.例文帳に追加

ロウデコーダは、メモリセルアレイのカラム方向の側部に配置されメモリセルを選択するための第１駆動信号をワード線に供給する。 - 特許庁

A data processing circuit 203 makes the read out destination branch off at the initial position of a first memory bank 202 according to the bank switching order of the main memory 201.例文帳に追加

データ処理回路２０３がメインメモリ２０１のバンク切替命令に対応して読出先を第一のメモリバンク２０２の最初の位置に分岐する。 - 特許庁

That is, circle marks corresponding to the first reservation memory are displayed in red and the second reservation memory in green.例文帳に追加

すなわち、第１保留記憶に対応する丸印を赤色で表示させ、第２保留記憶に対応する丸印を緑色で表示させる。 - 特許庁

The electronic endoscope 10 is provided with a first memory 16 for recording information excluding the information related to the time of use separately from the second memory 17.例文帳に追加

電子内視鏡１０は、使用時間に関する情報を除く情報を記録する第１メモリ１６を、第２メモリ１７と別に備える。 - 特許庁

The packet transfer device includes a first memory storing routing information and a second memory storing selected routing information which is selected from the routing information.例文帳に追加

ルーティング情報を記憶する第１メモリと、ルーティング情報のうちから選択される選択ルーティング情報を記憶する第２メモリとを備える。 - 特許庁

To provide a method and apparatus associated with transferring data from a remote device to a recipient device having a first memory space and a second memory space.例文帳に追加

遠隔装置から第１のメモリスペースおよび第１のメモリスペースを有する受入装置へのデータ転送に関連する方法および装置を得る。 - 特許庁

I-bit (i<=k) data are stores in the first memory cell, and h-bit (h<i) data generated from the i-bit data are stored in the second memory cell.例文帳に追加

第１メモリセルにｉビット（ｉ＜＝ｋ）のデータを記憶し、第２メモリセルにｉビットのデータより生成されるｈビット（ｈ＜ｉ）のデータを記憶する。 - 特許庁

And, first, an electric characteristic test is performed respectively for the memory array and the redundant memory array in characteristic test processes S10 to S40.例文帳に追加

そして、先ず、特性テスト工程Ｓ１０〜Ｓ４０において、メモリアレイ及び冗長メモリアレイに対してそれぞれ電気的な特性テストを行う。 - 特許庁

A device 100 comprises a nonvolatile memory device 120, the nonvolatile memory device 120 storing a boot loader at a predetermined block having a first address.例文帳に追加

装置１００は、不揮発性のメモリデバイス１２０を有し、そのメモリデバイス１２０は、第１のアドレスを持つ所定のブロックに、ブートローダーを格納している。 - 特許庁

A command comparator 102 separates compressed data into a first command that requires memory access and a second command that requires no memory access, and transmits them to caches 104 and 105.例文帳に追加

コマンド比較器102は、圧縮データをメモリアクセスが必要な第一のコマンドと、メモリアクセスが不要な第二のコマンドに分離して、キャッシュ104と105に送る。 - 特許庁

In other words, the circular marks corresponding to the first reserved memory are displayed in red and those corresponding to the second reserved memory in green.例文帳に追加

すなわち、第１保留記憶に対応する丸印を赤色で表示させ、第２保留記憶に対応する丸印を緑色で表示させる。 - 特許庁

The semiconductor memory device includes first and second memory cell blocks 1a and 1b, and a wiring reconnection portion provided therebetween.例文帳に追加

第１及び第２メモリセルブロック１ａ及び１ｂと、それらの間に設けられた配線つなぎ替え部と、を備えた半導体記憶装置を提供する。 - 特許庁

The contents of a memory area of the first computer used for the OS at the suspend point are migrated to a memory area of the second computer.例文帳に追加

中断時点でそのＯＳのために用いている、第１の計算機のメモリ領域の内容を第２の計算機のメモリ領域に移行する。 - 特許庁

Then, a system memory 10 and a frame memory 4 are simultaneously accessible via the first port 102 and the second port 103.例文帳に追加

そして、第１のポート１０２および第２のポート１０３を介して、システムっメモリ１０およびフレームメモリ４に同時にアクセス可能に構成される。 - 特許庁

The memory system uses a conventional DRAM memory structure having a pair of first-level sense amplifier, a second-level sense amplifier, and control logic for the sense amplifiers.例文帳に追加

メモリシステムは、１対の第１レベルセンスアンプ、１つの第２レベルセンスアンプ、センスアンプ用の制御ロジックを有する従来のＤＲＡＭメモリ構造を用いる。 - 特許庁

The phase change memory device includes an integrated circuit substrate; and first and second phase change memory elements arranged on the integrated circuit substrate.例文帳に追加

相変化メモリ素子は集積回路基板及び前記集積回路基板上に配置された第１及び第２相変化メモリ要素を備える。 - 特許庁

That is, first, the circuit generates a memory address of a memory array by controlling an address generating circuit, and sets a valid flag of the entry of an address of movement destination to invalid.例文帳に追加

すなわち、まず、アドレス生成回路を制御してメモリアレイのメモリアドレスを生成し、移動先アドレスのエントリのバリッドフラグを無効に設定する。 - 特許庁

This memory module is used for mounting memory chips on its front surface and its back surface, and provided with a first register pair and a second register pair.例文帳に追加

表面及び裏面にそれぞれメモリチップ装着するメモリモジュールにおいて、第１レジスター対及び第２レジスター対を備えるメモリモジュールである。 - 特許庁

The image designated by the writing designation data alone is selected from the photographed image data by a memory control means 5 and stored in a first memory 3.例文帳に追加

撮影画像データのうち、書込指定データにより指定した画像のみを、メモリ制御手段５により選択して、第１メモリ３に記憶する。 - 特許庁

To successively store an inputted picture signal in a memory to transfer it to a memory for picture processing alternately by a first DMA and a second DMA.例文帳に追加

入力された画像信号をメモリに逐次記憶し、第１のＤＭＡおよび第２のＤＭＡで交互に画像処理時のメモリに転送する。 - 特許庁

Furthermore, the virtual mechanism compares first OS memory information with second OS memory information and executes processing on the basis of the result of the comparison.例文帳に追加

そして、仮想化機構は、第一のＯＳメモリ情報と第二のＯＳメモリ情報との比較を行い、その比較の結果に基づく処理を行う。 - 特許庁

All of the port buffers (1) transmit data to the memory array on the first common bus, (2) receive data from the memory array on the second common bus.例文帳に追加

ポートバッファの全ては、（ｉ）第一の共通バス上でメモリアレイにデータを送信し、（ｉｉ）第二の共通バス上でメモリアレイからデータを受信する。 - 特許庁

The system includes an integrated circuit device including a memory core, a shared data bus, and a plurality of first tier buffers for receiving data from a memory.例文帳に追加

該システムは、メモリ・コア、共用データ・バス、およびメモリからデータを受信する複数の第一ティア・バッファを包含する集積回路デバイスを含む。 - 特許庁

The semiconductor device includes: a first transistor of a MONOS-type nonvolatile memory cell; and a second transistor for controlling or driving the memory cell.例文帳に追加

半導体装置は、ＭＯＮＯＳ型不揮発性記憶セルの第１のトランジスタと、記憶セルを制御または駆動するための第２のトランジスタを含む。 - 特許庁

A data processing system includes at least a first processing node including an I/O controller and a second processing node including a memory controller for a memory.例文帳に追加

データ処理システムは、Ｉ／Ｏコントローラを有する第１処理ノードとメモリ用のメモリ・コントローラを含む第２処理ノードとを少なくとも含む。 - 特許庁

When the normal data is stored in the parity memory area, the semiconductor memory device performs refresh operation with a first period being relatively short.例文帳に追加

そして、パリティメモリ領域にノーマルデータが貯蔵されていれば、半導体メモリ装置が相対的に短い第１周期でリフレッシュ動作を行う。 - 特許庁

Each of the first and third read bit lines RBL1A(j), RBL2A(J) is connected to a memory cell in one row in each of sets out of memory cells in a corresponding one of the columns.例文帳に追加

第１および第３の読出用ビット線ＲＢＬ１Ａ（ｊ），ＲＢＬ２Ａ（ｊ）の各々は、対応の列のメモリセルのうち、各組の一方の行のメモリセルと接続する。 - 特許庁

Between the first round (first R) and the second round (second R) of big win games, variable display of the first special pattern is made based on the memory number for starting special patterns.例文帳に追加

大当りの第１ラウンド（第１Ｒ）と第２ラウンド（第２Ｒ）との間において、特別図柄始動記憶数に基いた第１回目の特別図柄の変動表示を行う。 - 特許庁

The clock data recovery circuit is composed of the clock extracting means, the re-timing clock generating means, the first phase adjusting means, and a first-in first-out memory means 13.例文帳に追加

前記クロック抽出手段、リタイミング用クロック生成手段及び第１位相調整手段並びに先入れ先出しメモリ手段１３とでクロックデータリカバリー回路を構成する。 - 特許庁

The first microcomputer has a first nonvolatile memory comprising a program ROM that stores the programs of the first microcomputer and a flash RAM.例文帳に追加

また、前記第１マイクロコンピュータには、前記第１マイクロコンピュータのプログラムが記憶されているプログラムＲＯＭとフラッシュＲＡＭとからなる第１不揮発性メモリが備えられている。 - 特許庁