「first memory」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

For the first high voltage isolation system, the above gate control wires are separated between the above memory blocks.例文帳に追加

第１の高圧分離方式として、前記ゲート制御線を前記メモリブロック相互間で分離する。 - 特許庁

A first CAM (Content Addressable Memory) 5a and a second CAM 5b store communication information that is a part of flow information.例文帳に追加

第１ＣＡＭ５ａ、第２ＣＡＭ５ｂは、フロー情報の一部である通信情報を記憶する。 - 特許庁

Image data of a first original A are stored to a memory block 10 with unmagnification corresponding to the size of transfer paper (S41).例文帳に追加

最初の原稿Ａはメモリブロック１０へ転写紙に対して等倍に蓄積される（Ｓ４１）。 - 特許庁

The first management table has address information indicative of the location where data in a flash memory is stored.例文帳に追加

前記第１の管理テーブルは、フラッシュメモリのデータの記録場所を示すアドレス情報を有する。 - 特許庁

The first support node sends, from its memory, data addressed to the mobile station to the second support node.例文帳に追加

第１のサポートノードは、そのメモリから、移動局にアドレスされたデータを第２のサポートノードに送る。 - 特許庁

The multi-chip package device includes first and second memory chips configured to share addresses and control signals.例文帳に追加

マルチチップパッケージデバイスは、制御信号及びアドレスを共有する第１及び第２メモリチップを含む。 - 特許庁

Music 7b and a sample image 7a suitable for the music are recorded in a first memory 7.例文帳に追加

第１メモリ７に音楽７ｂとその音楽に適するサンプル画像７ａが記録されている。 - 特許庁

A memory cell includes a first electrode 202, a storage location 204, and a second electrode 206.例文帳に追加

メモリセルは、第１の電極２０６、記憶場所２０４、および第２の電極２０６を有している。 - 特許庁

A memory element 10 has a first electrode 13, a second electrode 16, and a third electrode 18.例文帳に追加

メモリ素子１０は、第１の電極１３、第２の電極１６、第３の電極１８を有する。 - 特許庁

A memory cell includes a first electrode 202 and a second electrode 208 forming an opening.例文帳に追加

メモリセルは、第１の電極２０２および開口部を形成する第２の電極２０８を備えている。 - 特許庁

A luminance holding memory 104 temporarily stores a luminance signal Y1 acquired by the first photographing.例文帳に追加

輝度保持メモリ１０４は、１回目の撮影により取得された輝度信号Ｙ１を一時記憶する。 - 特許庁

A first pair of bit lines LBL, and /LBL are connected to a plurality of memory devices arranged in each subarray.例文帳に追加

第１のビット線対LBL,/LBLは、各サブアレイ内に配置された複数の記憶素子に接続されている。 - 特許庁

The first memory circuit 1b stores data 1ba, 1bb, 1bc input from an external bus connection terminal 1a.例文帳に追加

第１のメモリ回路１ｂは、外部バス接続端子１ａから入力されたデータ１ｂａ，１ｂｂ，１ｂｃ，・・・を記憶する。 - 特許庁

The erasable/writable non-volatile memory has a first domain (12) and a second domain (11).例文帳に追加

消去・書き込み可能な不揮発性メモリは第１領域（１２）及び第２領域（１１）を有する。 - 特許庁

The printer further comprises an address conversion unit connected with both first and second memory buses.例文帳に追加

プリンタは、第１および第２のメモリバスの両方に接続されたアドレス変換ユニットを有する。 - 特許庁

The first subpixel 6a and the second subpixel 6b are controlled under the on/off control by the memory circuit 8.例文帳に追加

メモリ回路８によるオンオフ制御にて第１サブ画素6aおよび第２サブ画素6bを制御する。 - 特許庁

Furthermore, attribute encoded data generated from an attribute encoding section 109 is stored in the first memory.例文帳に追加

また、属性符号化部１０９で生成された属性符号化データは第１のメモリに格納される。 - 特許庁

The image processing circuit 35 reads out a first image information on a first image from a first memory circuit 35 and outputs an RGB signal for each dot on a first display monitor displaying the first image information.例文帳に追加

第１の画像処理回路３５は、第１の記憶回路３５から第１の画像に対応する第１の画像情報を読み出し、第１の画像情報を表示する第１の表示画面の各ドットのＲＧＢ信号を出力する。 - 特許庁

The first memory includes a plurality of first slots and the respective first slots are constituted such that they are allotted to one of a plurality of first processors and memorize a data transmitted or received by the first allotted processor.例文帳に追加

第１メモリは、複数の第１のスロットを含み、各第１スロットは、複数の第１プロセッサのうちの１つに割り当てられ、割り当てられた第１プロセッサによって送信又は受信されるデータを記憶するように構成されている。 - 特許庁

In the multiport MRAM, each magnetic memory cell is connected to a first word line, a first bit line, a second word line and a second bit line.例文帳に追加

マルチポートＭＲＡＭにおいて、各磁気メモリセルは、第１ワード線、第１ビット線、第２ワード線、及び第２ビット線に接続されている。 - 特許庁

First and second ONO films 37a and 37b including a memory function body are provided on the underside of the first and second floating gates.例文帳に追加

また、メモリ機能体を含む第１及び第２ＯＮＯ膜３７ａ及び３７ｂは、第１及び第２フローティングゲートの下側に設ける。 - 特許庁

Specifically, the first memory chip can be directly accessed from the outside through selection of the external signal by the first selection circuit at a test mode.例文帳に追加

すなわち、試験モード時に、第１選択回路により外部信号を選択することで、第１メモリチップを外部から直接アクセスできる。 - 特許庁

An EEPROM memory cell is formed on a first P well 13, and a first NMOS transistor is formed on a second P well 14.例文帳に追加

ＥＥＰＲＯＭメモリセルが第１Ｐウェル１３の上に形成され、第１ＮＭＯＳトランジスタが第２Ｐウェル１４上に形成される。 - 特許庁

A semiconductor memory device includes first ODT circuits (41-45) and first ODT control circuits(1).例文帳に追加

本発明の半導体メモリ装置は、第１のＯＤＴ（Ｏｎ Ｄｉｅ Ｔｅｒｍｉｎａｔｉｏｎ）回路（４１〜４５）と、第１のＯＤＴ制御回路（１）と、を具備している。 - 特許庁

The first and second divided signal controllers comprise first and second frame memory groups, which sequentially store divided signals for a plurality of frames.例文帳に追加

第1、第２の分割信号制御部は、複数フレームのための分割信号を順次格納する第１、第２のフレームメモリグループを含む。 - 特許庁

Each of the memory cells is settable to first, second and third states having first, second and third threshold voltage distributions VD1, VD2 and VD3 (VD1<VD3<VD2), respectively.例文帳に追加

前記複数のメモリセルのそれぞれは、第１〜第３しきい値電圧分布ＶＤ１〜ＶＤ３（ＶＤ１＜ＶＤ３＜ＶＤ２）の第１〜第３状態に設定可能である。 - 特許庁

The first to fourth wiring lines are connected to one-end sides of a plurality of first to fourth cell units U1 to U4 having a plurality of memory cells.例文帳に追加

第１〜第４配線のそれぞれは、複数のメモリセルを有する複数の第１〜第４セルユニットＵ１〜Ｕ４の一端と接続される。 - 特許庁

The memory device also comprises a first metal wiring 13 formed on the insulating film, and a first buffer film 14 covering the wiring 13.例文帳に追加

第２層間絶縁膜上には第１金属配線１３を形成し、この第１金属配線１３を第１バッファ膜１４が覆う。 - 特許庁

A memory cell 100 utilizes a storage element 18, a multiplexer 121, first and second bit lines 32, 34, first and second switching elements 26, 28, and a switching mechanism 137.例文帳に追加

本発明のメモリセル(100)は、記憶素子(18)、マルチプレクサ(121)、第1と第2のビットライン(32,34)、第1と第2のスイッチング素子(26,28)、及びスイッチング機構(137)を利用する。 - 特許庁

A control circuit 70 controls erasion of the first or the second sector of the memory cell array 64 in accordance with the first or the second decoding signal.例文帳に追加

制御回路は、前記第１または第２復号信号に応じて前記メモリアレイの第１または第２セクタの消去を制御する。 - 特許庁

The method is provided with a step in which the prescribed voltage level is applied to a first word line connected to a first resistive memory cell block.例文帳に追加

この方法は第１抵抗型メモリセルブロックに接続された第１ワードラインに所定の電圧レベルを印加する段階を備える。 - 特許庁

The front end unit generates response information indicating whether the certain first identifier is stored in the first memory and sends the response information to the processing unit.例文帳に追加

フロントエンド部は、ある第１の識別子が第１のメモリに記憶されていたかを示す応答情報を生成し、処理部に送信する。 - 特許庁

The first through third blocks are respectively coded to generate first through third coded blocks and stored in memory.例文帳に追加

第１〜３のブロックのそれぞれを符号化して第１〜３の符号化ブロックを生成し、生成した第１〜３の符号化ブロックメモリに格納する。 - 特許庁

Denoting the count value of timers to be multiplied as (n), an FIFO(First-IN First-Out) memory is stored with (n-1) timing identifiers.例文帳に追加

多重化する各タイマのカウント数をｎとすると、ＦＩＦＯメモリ３０には、ｎ−１個のタイミング識別子が予め記憶されている。 - 特許庁

A first conductive film is formed on the element isolation structure and the first gate insulation film, and a part on a memory cell portion is eliminated.例文帳に追加

素子分離構造体及び第１のゲート絶縁膜上に、第１の導電膜を形成し、メモリセル部上の部分を除去する。 - 特許庁

The semiconductor memory device comprises a first Vss wiring 64, a second Vss wiring 64, a first bit line 60 and a second bit line 62.例文帳に追加

半導体記憶装置は、第１Ｖｓｓ配線６４と、第２Ｖｓｓ配線６４と、第１および第２ビット線６０，６２とを含む。 - 特許庁

The first address signal, second address signal and first data mask signal are e.g. output from the controller accessing the semiconductor memory.例文帳に追加

第１アドレス信号、第２アドレス信号および第１データマスク信号は、例えば、半導体メモリをアクセスするコントローラから出力される。 - 特許庁

Distance among the memory cells 13 in the row direction are set such that a first distance and a second distance larger than the first distance repeat alternately.例文帳に追加

メモリセル１３の行方向の間隔は、第１の間隔と第１の間隔より広い第２の間隔とが交互に繰り返されている。 - 特許庁

The nonvolatile semiconductor storage device comprises a control part configured so as to read data stored in the second memory area following processing for the first memory area in a case where the processing for the first memory area is performed in response to a specific command that directs execution of the processing for the first memory area.例文帳に追加

不揮発性半導体記憶装置は、前記第１メモリ領域に対する処理の実行を指示する特定コマンドに応じて、前記第１メモリ領域に対する処理が行われる場合に、前記第１メモリ領域に対する処理に続けて、前記第２メモリ領域に格納されたデータを読み出すように構成された制御部を備える。 - 特許庁

In the semiconductor memory device having memory cells storing data determined by threshold voltage in a nonvolatile manner, when write-in is performed sequentially in first and second memory cell disposed adjacent to each other, first data write-in in which data having lower threshold voltage than desired threshold voltage is written in a first memory cell MC0 is performed.例文帳に追加

しきい値電圧により決まるデータを不揮発に記憶するメモリセルを有する半導体記憶装置において、互いに隣接する第１及び第２のメモリセルに順次書き込みが行われる場合に、まず、第１のメモリセルＭＣ０に所望のしきい値電圧より低いしきい値電圧のデータを書き込む第１のデータ書き込みを行う。 - 特許庁

When the threshold voltage distribution of a second memory cell adjoining a reading target first memory cell and subjected to data write after the first memory cell is the second or fourth threshold voltage distribution, the control circuit executes control for applying a second reading pass voltage higher than the first reading pass voltage to the second memory cell.例文帳に追加

また、制御回路は、読み出し対象の第１のメモリセルに隣接し且つ第１のメモリセルよりも後にデータ書き込みがなされる第２のメモリセルの閾値電圧分布が第２又は第４の閾値電圧分布であった場合、第２のメモリセルに第１の読み出しパス電圧よりも高い第２の読み出しパス電圧を印加する制御を実行する。 - 特許庁

The data carrier system includes: a first memory (101), which is the ferroelectric memory; a second memory (202); a polarization canceling circuit (102) for canceling polarization of the first memory in accordance with an instruction given thereto and a control circuit (103) for making data access to the first and second memories and controlling operations of the polarization canceling circuit.例文帳に追加

データキャリアシステムは、強誘電体メモリである第１のメモリ（１０１）と、第２のメモリ（２０２）と、与えられた命令に従って第１のメモリの分極消去を行う分極消去回路（１０２）と、第１及び第２のメモリに対するデータアクセス及び分極消去回路の動作制御を行う制御回路（１０３）とを備えている。 - 特許庁

The memory system related to the embodiment includes a first controller connected to a host equipment, a second controller connected to the first controller and also connected to the nonvolatile memory, the nonvolatile memory connected to the second controller, wherein the second controller transmits and receives data with the first controller and the nonvolatile memory.例文帳に追加

本発明の実施の形態に係るメモリシステムは、ホスト機器に接続される第１のコントローラと、前記第１のコントローラに接続されるとともに、不揮発性メモリに接続される第２のコントローラと、前記第２のコントローラに接続される前記不揮発性メモリと、を具備し、前記第２のコントローラは、前記第１のコントローラと前記不揮発性メモリとの間でデータの授受を行う。 - 特許庁

A storage device is characterized by having; a nonvolatile memory which stores data; a first volatile memory; a means which decrypts and converts the above data into decrypted data and transfers this decrypted data or the above data to the above first volatile memory; and an arithmetic unit which contains the above first volatile memory inside and processes the transmitted data.例文帳に追加

データを格納した不揮発性メモリと、第1の揮発性メモリと、前記データを復号化して復号化データへ変換しこの復号化データまたは前記データを前記第1の揮発性メモリへ転送する手段と、前記第1の揮発性メモリを内に含み転送されたデータを処理する演算装置とを具備することを特徴とする記憶装置。 - 特許庁

The nonvolatile semiconductor storage device comprises: a memory cell transistor 20 that is provided in a first region 31 of a semiconductor substrate 30; first and second pseudo-memory cell transistors 10 provided on a second region 32; and a connection layer 5 for connecting both the pseudo-memory cell transistors 10.例文帳に追加

半導体基板３０の第１領域３１に設けられたメモリセルトランジスタ２０と、第２領域３２に設けられた第１及び第２擬似メモリセルトランジスタ１０と、両擬似メモリセルトランジスタ１０を接続する接続層５とを具備する。 - 特許庁