「first memory」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

The nonvolatile semiconductor memory device includes: a cell unit including first and second selection transistors and a memory strings provided between the first and second selection transistors and composed of a plurality of serially connected electrically rewritable memory cells operative to store effective data; and a data writing means operative to write data into the memory cell.例文帳に追加

第１及び第２の選択ゲートトランジスタ、並びに前記第１及び第２の選択ゲートトランジスタ間に設けられ電気的に書き換え可能で実効的なデータを記憶する複数のメモリセルが直列接続されたメモリストリングスからなるセルユニットと、前記メモリセルにデータの書き込みを行うデータ書き込み手段とを備える。 - 特許庁

While sample data for one page is read out from a buffer area of a second memory in each channel ch, a transfer part for reading out the waveform data from a first memory in units of page and writing the same to the second memory reads out sample data for another page next to that page from the first memory and writes the same in a buffer area of the channel ch concerned according to waveform position information.例文帳に追加

第１メモリからページ単位で読出して第２メモリへ書込む転送部は、各ｃｈで１ページ分のサンプルデータが第２メモリのバッファ領域から読出されている間に、波形位置情報に基づいて、そのページの次の１ページ分のサンプルデータを第１メモリから読出して当該ｃｈのバッファ領域に書込む。 - 特許庁

An information processor is provided with a counter processing unit 15 which counts the number or the size of input data in order to prevent an overflow of the memory, a first memory 17 which stores the counting result of the counter processing unit 15, and a second memory 18 which records that the counting result exceeds an upper limit storable in the first memory 17.例文帳に追加

メモリのオーバフローを防止するため、入力データの個数又はサイズを計数するカウンタ処理部１５と、前記カウンタ処理部１５での計数結果を格納する第１のメモリ１７と、前記計数結果が、前記第１のメモリ１７に格納可能な上限値を超えたことを記録する第２のメモリ１８とをそなえる。 - 特許庁

The system includes a display, a memory including a first memory location containing first display information and a second memory location containing second display information, and control circuitry which receives the radio frequency signal from a portable transmitter and displays the second information from the second memory location in response to the radio frequency signal.例文帳に追加

上記システムは、表示器と、第１の表示情報を含む第１のメモリ位置、及び第２の表示情報を含む第２のメモリ位置を含むメモリと、携帯送信機から無線周波信号を受信し、無線周波信号に応じて第２のメモリ位置からの第２の情報を表示する制御回路とを含む。 - 特許庁

A microcomputer for performance control works a total reservation memory display part 18c to make a display which enables the specification of the first reservation memory counts in the first mode (red circle) and another display which enables the specification of the second reservation memory counts in the second mode (green circle) from a total reservation memory count designation command received.例文帳に追加

演出制御用マイクロコンピュータは、受信した合算保留記憶数指定コマンドにもとづいて、合算保留記憶表示部１８ｃに、第１の態様（赤色丸印）で、第１保留記憶数を特定可能な表示を行わせ、第２の態様（緑色丸印）で、第２保留記憶数を特定可能な表示を行わせる。 - 特許庁

When a copyright dealing memory is loaded, an input signal, to which first compressing processing is applied, can be recorded on the memory but when a copyright non-dealing memory is loaded, a signal, to which second compressing processing of a data quality lower than first compressing processing is applied, for example, is recorded on the memory.例文帳に追加

著作権対応のメモリが装着された場合は、第１の圧縮処理が施された入力信号をメモリに記録できるようにするが、非著作権対応のメモリが装着された場合には、例えば第１の圧縮処理よりもデータ品質の低い第２の圧縮処理が施された信号がメモリに記録されるようにする。 - 特許庁

This first-in first-out memory has: a single port memory 14 performed with the writing and reading of data; and an input and output control part 12 controlling the writing of the data into the single port memory 14 or the reading of the data from the single port memory 14 according to at least one control signal inputted from the outside.例文帳に追加

本発明の先入れ先出しメモリは、データの書き込みと読み出しが行われるシングルポートメモリ（１４）と、外部から入力される少なくとも１つの制御信号に応じて、シングルポートメモリ（１４）へのデータの書き込み、又はシングルポートメモリ（１４）からのデータの読み出しを制御する入出力制御部（１２）とを備える。 - 特許庁

A duplexing write-in circuit 106 simultaneously selects the first non-volatile memory 102 and the second non-volatile memory 103 based on a duplexing signal (enable signal) from a CPU 101, and writes the duplexed data in the second non-volatile memory element 103 when writing the data in the first non-volatile memory 102.例文帳に追加

二重化書込み回路１０６は、ＣＰＵ１０１からの二重化信号（イネーブル信号）に基づいて、第１の不揮発メモリ１０２と第２の不揮発性メモリ素子１０３を同時に選択し、第１の不揮発メモリ１０２へデータを書込むときに、第２の不揮発性メモリ素子１０３へ二重化したデータを書込む。 - 特許庁

An image memory storing an image from which block noise is removed by a deblocking filter is used as a short-term reference memory for a frame not including a partial image, and a memory area corresponding to a first frame including a partial image is assigned as a long-term reference memory for a first frame including a partial image.例文帳に追加

デブロッキングフィルタでブロックノイズを除去された後の画像を蓄積する画像メモリにおいて、部分画像を含まないフレームに対しては短期間参照（short-term reference）メモリとして使用し、部分画像を含むフレームに対しては部分画像を含む最初のフレームに相当するメモリ領域を長期間参照（long-term reference）メモリとして割り当てる。 - 特許庁

A microcomputer for performance control works a total reservation memory display part 18c to make a display which enables the specification of the first reservation memory counts in the first mode (red circle) and another display which enables the specification of the second reservation memory counts in the second mode (green circle) from a total reservation memory count designation command.例文帳に追加

演出制御用マイクロコンピュータは、受信した合算保留記憶数指定コマンドにもとづいて、合算保留記憶表示部１８ｃに、第１の態様（赤色丸印）で、第１保留記憶数を特定可能な表示を行わせ、第２の態様（緑色丸印）で、第２保留記憶数を特定可能な表示を行わせる。 - 特許庁

A system is provided with an information processor including: a controller access means for controlling access to the controller of a portable medium; a first memory area access means for controlling access to the first memory area of the portable medium; a second memory area access means for controlling access to the second memory area of the portable medium; and middleware.例文帳に追加

可搬媒体のコントローラへのアクセスを制御するコントローラアクセス手段と、可搬媒体の第一メモリ領域へのアクセスを制御する第一メモリ領域アクセス手段と、可搬媒体の第二メモリ領域へのアクセスを制御する第二メモリ領域アクセス手段と、ミドルウェアとを有する情報処理装置を備える。 - 特許庁

A microcomputer for performance control makes a total reservation memory display part 18c carry out a display allowing the specification of the first reservation memory counts in the first mode (shown by red circle) based on a total reservation memory counts designation command received and a display allowing the specification of the second reservation memory counts in the second mode (shown by green circle).例文帳に追加

演出制御用マイクロコンピュータは、受信した合算保留記憶数指定コマンドにもとづいて、合算保留記憶表示部１８ｃに、第１の態様（赤色丸印）で、第１保留記憶数を特定可能な表示を行わせ、第２の態様（緑色丸印）で、第２保留記憶数を特定可能な表示を行わせる。 - 特許庁

A nonvolatile semiconductor memory device has one word gate 104 and a memory cell array 200 in which twin memory cells 100 having first and second nonvolatile memory cells 108A, 108B controlled by first and second control gates 106A, 106B are arranged respectively in the directions of column and row.例文帳に追加

不揮発性半導体記憶装置は、１つのワードゲート１０４と、第１，第２のコントロールゲート１０６Ａ，１０６Ｂにより制御される第１，第２の不揮発性メモリセル１０８Ａ，１０８Ｂとを有するツインメモリセル１００を、列方向及び行方向にそれぞれ複数配列してなるメモリセルアレイ２００を有する。 - 特許庁

When a microcomputer 17 is first energized, first, data for correction regarding a thermopile 13 stored at a memory 15 for a sensor of the infrared ray temperature sensor 11 is written and preserved at an external memory 21 for control consisting of a non-volatile memory and data stored at the external memory 21 for control is written at a RAM19.例文帳に追加

マイクロコンピュータ１７は、初めて通電されると、まず、赤外線温度センサ１１のセンサ用メモリ１５に記憶されたサーモパイル１３に関する補正用データを、不揮発性メモリからなる制御用外部メモリ２１に書き込んで保存し、制御用外部メモリ２１に記憶されたデータをＲＡＭ１９に書き込む。 - 特許庁

For all the memory cells included in the first storage area 12, the control unit 20 performs control to polarize the memory cells into a first polarized state before data are written in each memory cell based on new data 32 entered from the outside, and then to polarize the memory cells into a second polarized state.例文帳に追加

制御部２０は、第１の記憶領域１２に含まれるすべてのメモリセルについて、外部から入力される新たなデータ３２に基づいて各メモリセルにデータを書き込む前に、当該メモリセルを第１の分極状態に分極させた後、さらに当該メモリセルを第２の分極状態に分極させる制御を行う。 - 特許庁

The variable resistance element in each first memory cell has a first recording layer made from oxide of a first metallic material and a second recording layer that is made from the first metallic material and is formed so as to be adjacent to the first recording layer.例文帳に追加

第１のメモリセルの可変抵抗素子は、第１の金属材料の酸化物により形成された第１記録層と、第１の金属材料により形成され、且つ、第１記録層と接するように形成された第２記録層とを有する。 - 特許庁

The ink jet recorder comprises a first driving waveform generating section 121 in which a first driving waveform generating circuit section 121b reads out a first driving waveform pattern Sp1 stored in a first memory 121a and generates a first driving waveform signal Sd1 based on the first driving waveform pattern Sp1 thus read out.例文帳に追加

第１駆動波形生成部１２１内では、第１メモリ１２１ａに記憶されている第１駆動波形パターンＳｐ１が第１駆動波形生成回路部１２１ｂによって読み出され、読み出された第１駆動波形パターンＳｐ１に基づいて第１駆動波形信号Ｓｄ１が生成される。 - 特許庁

The control section controls a first pressure reducing valve circuit on the basis of the control parameter stored in the memory.例文帳に追加

制御部はメモリに記憶された制御パラメータに基づいて第１の減圧弁の回路を制御する。 - 特許庁

According to the lock managing system, a first memory 12 of the door unlocking device 10 has stored therein a managing dealer password beforehand.例文帳に追加

ドアの開錠装置１０の第１メモリー１２には予め管理業者パスワードが記憶されている。 - 特許庁

Address input terminals (252a, 252b) are arranged for first and second memory cell arrays (1, 2) separately.例文帳に追加

第１および第２のメモリアレイ（１、２）に対し別々にアドレス入力端子（２５２ａ、２５２ｂ）を配置する。 - 特許庁

Each contact 60 for the first memory card has a shape having a projecting piece 62 projecting sideward.例文帳に追加

第１のメモリーカード用のコンタクト６０は、側方に突き出した突起片６２を有する形状である。 - 特許庁

The first and the second dummy memory cells DMC1, DMC2 are connected to a dummy bit line XDBL.例文帳に追加

第１および第２ダミーメモリセルＤＭＣ１、ＤＭＣ２は、ダミービット線ＸＤＢＬに接続されている。 - 特許庁

Also, the first conductive layer and the second conductive layer of the memory element are formed using different materials.例文帳に追加

なお、メモリ素子の第１の導電層と第２の導電層とは異なる材料で形成されている。 - 特許庁

DATA COMMUNICATION SYSTEM, AND FIRST IN-VEHICLE DEVICE, SECOND IN-VEHICLE DEVICE AND DATA MEMORY DEVICE USED FOR DATA COMMUNICATION SYSTEM例文帳に追加

データ通信システムおよびこれに用いる第１車載装置、第２車載装置、およびデータ記憶装置 - 特許庁

A bit line connected to an unprogrammed memory cell is precharged based on the first high level of the source line.例文帳に追加

プログラムされないメモリセルに接続されたビット線は、ソース線の第１高レベルによりプリチャージされる。 - 特許庁

After impressing writing bias to a writing target memory cell at first writing, write verification is performed.例文帳に追加

書き込み１回目で書き込み対象のメモリセルに書き込みバイアスを印加した後、書き込みベリファイを行う。 - 特許庁

The memory is shared by the first processor belonging to one node and a second processor belonging to the other node.例文帳に追加

メモリは、自ノードに所属する第一のプロセッサと、他ノードに所属する第二のプロセッサとに共有される。 - 特許庁

This nonvolatile memory cell is provided with a first MOS transistor 10, and a second MOS transistor 20.例文帳に追加

本発明に係る不揮発性メモリセルは、第１ＭＯＳトランジスタ１０と、第２ＭＯＳトランジスタ２０とを備える。 - 特許庁

The memory cell is connected with a first bit line 2a, a second bit line 2b and a word line 3.例文帳に追加

このメモリセルには、第１のビット線２ａ、第２のビット線２ｂ、およびワード線３が接続されている。 - 特許庁

A method for manufacturing a nonvolatile semiconductor storage device comprises a step of forming a gate of the memory transistor on a first active region 4 of a P-type silicon substrate 1.例文帳に追加

Ｐ型シリコン基板１の第１活性領域４上に、メモリトランジスタのゲートを形成する。 - 特許庁

This device is composed of a first processor 1, a second processor 2 and a shared memory 3 shared thereby, the shared memory 3 is provided with N first buffer blocks 6-1 to 6-N and N second buffer blocks 7-1 to 7-N, and data are exchanged between the first processor 1 and the second processor 2 through the shared memory 3.例文帳に追加

第１プロセッサ１と、第２プロセッサ２と、これらが共有する共有メモリ３とからなり、共有メモリ３はＮ個の第１バッファブロック６−１〜６−ＮとＮ個の第２バッファブロック７−１〜７−Ｎを備え、共有メモリ３を介して第１プロセッサ１と第２プロセッサ２との間でデータを交換する。 - 特許庁

The image data read from the first memory by a first memory controller are expanded by a first expansion section 303 and thereafter subjected to image quality revision processing by using a filter coefficient of a filter 304 and magnification processing by a magnification unit 306, and the result is compressed by a second compression section 310 and stored in a second memory.例文帳に追加

第一のメモリから第一のメモリコントローラにより読み出された画像データは、第一伸張部３０３で伸長された後、フィルタ部３０４のフィルタ係数による画質変更処理、変倍ユニット３０６による変倍処理がなされ、さらに第二圧縮部３１０で圧縮されて第二のメモリに保持される。 - 特許庁

The reading of the maintenance ID from the memory is performed in the first place in advance of the reading of other management information.例文帳に追加

メモリからの保守ＩＤの読み出しは、他の管理情報の読み出しに先んじ、最初に行う。 - 特許庁

The memory cell circuit includes a storage circuit, first transistors (Q21, Q41) and second transistors (Q22, Q42).例文帳に追加

メモリセル回路は、記憶回路と、第１トランジスタ（Ｑ２１、Ｑ４１）と、第２トランジスタ（Ｑ２２、Ｑ４２）とを具備する。 - 特許庁

The first processor specifies the second processor to perform the CAS operation on an address in a main memory.例文帳に追加

第１のプロセッサは、メインメモリ上のあるアドレスについてＣＡＳ処理の実行を第２のプロセッサに指示する。 - 特許庁

The spare memory cell array 11 is classified at least into a first area SP1 and second area SP2.例文帳に追加

スペアメモリセルアレイ１１は少なくとも第１領域ＳＰ１および第２領域ＳＰ２に区分けされる。 - 特許庁

The flanges are fixed on one surface of the memory module substrate 30, and the first bodies are smaller than the second bodies.例文帳に追加

鍔部は、メモリモジュール基板３０の一方の面に固定され、第１胴体は第２胴体より小さい。 - 特許庁

The operation efficiency of the semiconductor memory is improved by putting the first and second access operation to proper use.例文帳に追加

第１および第２アクセス動作を使い分けることで、半導体メモリの動作効率は向上する。 - 特許庁

During the execution of a first white balance initialization process, the arithmetic circuit 27 reads an image signal from the memory 23.例文帳に追加

第１のホワイトバランス初期化処理の実行時に演算回路２７はメモリ２３から画像信号を読出す。 - 特許庁

A first semiconductor well 64 isolates memory circuits 24 that is disposed in a second semiconductor well 66.例文帳に追加

第１の半導体ウエル６４が第２の半導体ウエル６６に配置されたメモリ回路２４を隔離する。 - 特許庁

The capacitor of a memory part is formed in the same height with the first wiring layer of a logic part from a silicon substrate.例文帳に追加

メモリ部のキャパシタとロジック部の第１層目の配線がＳｉ基板から同一の高さで形成する。 - 特許庁

The magnetic random access memory element is made from a first magnetic tunnel junction and a second magnetic tunnel junction.例文帳に追加

磁気ランダムアクセスメモリ要素が第一磁気トンネル接合及び第二磁気トンネル接合から構成されている。 - 特許庁

The cache control is configured to cause a portion of the memory to be copied into the first cache.例文帳に追加

キャッシュ制御部は、メモリの一部分が第１のキャッシュにコピーされるようにするように構成される。 - 特許庁

The first and second memory read-on generating circuits determine from which of the first and second memories DDR data begins to be written based upon the signals supplied from the phase decision input circuits, and generate a source signal for a memory read enable signal to the memory where the data begins to be written first.例文帳に追加

第１のメモリリードオン生成回路及び第２のメモリリードオン生成回路は、位相判定取込回路より供給された信号に基づいて、第１のメモリ及び第２のメモリの何れからＤＤＲデータの書き込みが開始されたかを判断し、先に書き込みが開始されたメモリに対するメモリリードイネーブルの元信号を生成する。 - 特許庁

If the the home system memory is not inside the first matching domain, the matching state field is set to a matching state showing that the address tag is valid, the storage position includes no valid data, the first matching domain includes no home system memory, and the memory block is cached outside the first matching domain according to formation of the state.例文帳に追加

もしなければ、整合状態フィールドは、アドレス・タグは有効であることと、記憶位置は有効なデータを含まないことと、第１の整合ドメインはホーム・システム・メモリを含まないことと、状態の形成に従ってメモリ・ブロックが第１の整合ドメインの外部にキャッシュされることとを示す整合状態に設定される。 - 特許庁