「first memory」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

After the completion of first programming starting from the first memory address of a nonvolatile memory array 220, a second address 208 from the last functioning as a protective register is set and made to correspond to the number of a protective block 210.例文帳に追加

非揮発性メモリアレイ２２０の第１のメモリアドレスから始まる最初のプログラミングの完了後に、保護レジスタとして働く最後から２番目のアドレス２０８がセットされて、保護ブロック２１０の番号と対応する。 - 特許庁

Furthermore, the memory circuit functions as a first bank configuration by which a first capacity is assigned to each bank or a second bank configuration by which a second capacity is assigned to each bank in accordance with a combination of the memory circuits.例文帳に追加

また、メモリ回路は、メモリ回路の組み合わせに応じて第１の容量が各バンクに割り当てられる第１のバンク構成又は第２の容量が各バンクに割り当てられる第２のバンク構成として機能する。 - 特許庁

In accordance with various embodiments, a multi-level cell (MLC) magnetic memory cell stack has first and second magnetic memory elements connected to a first control line and a switching element connected to a second control line.例文帳に追加

さまざまな実施の形態に従うと、マルチレベルセル（ＭＬＣ）磁気メモリセルスタックは、第１の制御線に接続された第１および第２の磁気メモリ素子と、第２の制御線に接続されたスイッチング素子とを有する。 - 特許庁

The one or more PCCD sets may be stored in a first PCCD memory and a second PCCD memory located respectively within a first port unit and a second port unit of a plurality of port units.例文帳に追加

１つ以上のＰＣＣＤのセットは、複数のポートユニットのうちの第１のポートユニットおよび第２のポートユニット内に各々位置する第１のＰＣＣＤのメモリおよび第２のＰＣＣＤのメモリに保存されてよい。 - 特許庁

This random access memory device is provided with a plurality of memory cells (30, 32), word lines (WL), plate lines (PLS), a plurality of bit lines (BL), a first global plate line (FGPL), a second global plate line (SGPL), a first switch circuit (34), and a second switch circuit (36).例文帳に追加

本発明に係わるランダムアクセスメモリデバイスは、複数のメモリセル(30,32）と、ワード線(WL）と、プレート線(PLS）と、複数のビット線(BL）と、第１グローバル・プレート線（FGPL）と、第２グローバル・プレート線（SGPL）と、第1スイッチ回路（34）と、第２スイッチ回路（36）と、を備える。 - 特許庁

The method also includes grouping some erase counts included in the plurality of elements into a first set and storing the erase counts associated with the first set in a memory component of the memory system.例文帳に追加

方法は、また、複数の要素に含まれるいくつかの消去カウントを第１セットにグループ分けすることと、第１セットに関連付けられた消去カウントをメモリシステムのメモリ構成要素に記憶することとを含む。 - 特許庁

A line of a memory cell array 4 to which a first access is performed through a port A is specified by a first row address; and a line of the memory cell array 4 to which a second access is performed through a port B is specified by using a second row address.例文帳に追加

第１のロウアドレスによってポートＡを通じて第１のアクセスをするメモリセルアレイ４の行が指定され、第２のロウアドレスによってポートＢを通じて第２のアクセスをするメモリセルアレイ４の行が指定される。 - 特許庁

First and second temperature compensation data 32, 42 for specifying frequency-temperature characteristics during temperature rise and fall of a piezoelectric vibrator 80 are stored in a first memory 30 and a second memory 40, respectively.例文帳に追加

第１のメモリー３０と第２のメモリー４０には、それぞれ、圧電振動子８０の温度上昇時、温度下降時における周波数温度特性を特定するための第１、第２の温度補償データ３２、４２が記憶される。 - 特許庁

The nonvolatile semiconductor memory device includes: a plurality of first wiring lines and a plurality of second wiring lines which cross each other; and a plurality of memory cells disposed at respective intersections of the first wiring lines and second wiring lines.例文帳に追加

不揮発性半導体記憶装置は、互いに交差する複数の第１配線および複数の第２配線と、前記第１配線と前記第２配線との各交差部に配置された複数のメモリセルとを具備する。 - 特許庁

This commodity information display device 1 comprises a display part 20 having an operation panel 22, a first card interface 44 for installing a first memory card 48, and a second card interface 45 for installing a second memory card 49.例文帳に追加

商品情報表示装置１は、操作パネル２２を有する表示部２０、第１メモリカード４８を装着する第１カード・インターフェース４４、第２メモリカード４９を装着する第２カード・インターフェース４５とを備える。 - 特許庁

The processors 101 invalidate the first entry information in the processor caches 102, and output replies representing that the latest data designated by the first address information is in the main memory 107 to the memory controller 105.例文帳に追加

プロセッサ１０１は、プロセッサキャッシュ１０２の第１エントリ情報を無効化し、第１アドレス情報で特定される最新データが主記憶装置１０７にあることを示す返信をメモリコントローラ１０５へ出力する。 - 特許庁

A current flowing in the memory cell is compared with reference current levels 91, 92 in the first and the second current paths, while electric charges corresponding to the current flowing the memory cell are accumulated respectively in first and second accumulation parts.例文帳に追加

第１、第２の電流経路で、メモリセルに流れる電流とリファレンス電流レベル９１，９２とを比較するとともに、メモリセルに流れる電流に応じた電荷をそれぞれ第１、第２の蓄積部に蓄える。 - 特許庁

A control part 10 obtains effective data holding time by using timers 12, 13, where an ambient temperature is added to elapsed time from the first writing of data to the first block of a flash memory 20 (the nonvolatile memory).例文帳に追加

制御部１０は、タイマ１２，１３を用いて、フラッシュメモリ２０（不揮発性メモリ）の第１のブロックへのデータの最初の書き込みからの経過時間に周囲温度を加味した実効的なデータ保持時間を求める。 - 特許庁

A standard DRAM 161 is connected with a memory control circuit 150 via a first external bus, and an option DRAM 162 is connected with the memory control circuit 150 via the first external bus and a second external bus.例文帳に追加

標準ＤＲＡＭ１６１は、第１の外部バスを介してメモリー制御回路１５０に接続され、オプションＤＲＡＭ１６２は、第１の外部バスと第２の外部バスを介してメモリー制御回路１５０に接続される。 - 特許庁

Disclosed are the apparatus and associated method for a dual active-active array storage system with a first controller with top level control of a first memory space and a second controller with top level control of a second memory space.例文帳に追加

第１のメモリスペースのトップレベル制御を有する第１のコントローラと第２のメモリスペースのトップレベル制御を有する第２のコントローラとを有するデュアル・アクティブ−アクティブ・アレイ記憶システムに対する装置および関連する方法。 - 特許庁

To provide a self-synchronizing FIFO (First In First Out) memory device which can substantially increase a physical memory capacity without increasing the delay time and can process two asynchronous requests of writing and reading in parallel.例文帳に追加

遅延時間を増大させずに実質的に物理的な記憶容量を増やすことができると共に書き込みと読み出しの２つの非同期な要求を並行に処理できる自己同期型ＦＩＦＯメモリ装置を提供する。 - 特許庁

The memory control circuit moves timing to store the past frame image data into the line memory from standard timing when the first moving amount M1 is zero, by a second moving amount M2 corresponding to the first moving amount M1.例文帳に追加

メモリ制御回路は、ラインメモリに過去フレーム画素データを記憶するタイミングを、第１の移動量Ｍ１がゼロである場合の標準タイミングから、第１の移動量Ｍ１に対応する第２の移動量Ｍ２だけ移動する。 - 特許庁

A first compression section compresses image data read by a scanner 101 by a fixed length, and a first memory stores the compressed data via a general purpose bus PCI 190.例文帳に追加

スキャナ１０１で読み取られた画像データは、第一圧縮部で固定長圧縮され、汎用バスＰＣＩ１９０を介して第一のメモリに保持される。 - 特許庁

When it is the first processing after the power-on (S1: YES), first RAM is initialized (S2), and then the value of an initial value memory is written to a random number counter (S3).例文帳に追加

電源投入後の最初の処理であれば（Ｓ１：Ｙｅｓ）、まず、ＲＡＭの初期化を行い（Ｓ２）、その後、初期値メモリの値を乱数カウンタへ書き込む（Ｓ３）。 - 特許庁

In the apparatus, potential is measured first by using the driving voltage/current stored to memory when potential control of electrifying potential and exposure potential is carried out (first control).例文帳に追加

帯電電位および露光電位の電位制御を行う際に、まずはメモリに記憶された駆動電圧／電流を用いて電位を測定する（第１の制御）。 - 特許庁

The controller then receives first fault analysis information from the transmitter and preserves the first fault analysis information within the memory.例文帳に追加

そして、前記コントローラは前記送信機から第１の故障解析情報を受信すると共に該第１の故障解析情報を前記メモリ内に保存する。 - 特許庁

The control circuitry additionally senses a loss of the radio frequency signal and displays the first information from the first memory location in response to the loss of the radio frequency signal.例文帳に追加

該制御回路は、さらに、無線周波信号の途絶を感知し、無線周波信号の途絶に応じて第１のメモリ位置からの第１の情報を表示する。 - 特許庁

In control of the disk array device (backup system), when power failure occurs, the disk array device is first operated in a first method to back up a main memory 1 by power supply from a battery 3.例文帳に追加

本ディスクアレイ装置（バックアップシステム）の制御では、停電時、まず第１の方式で動作させ、バッテリ３からの給電によりメインメモリ１をバックアップする。 - 特許庁

When a defect is caused in the first system data while resetting the semiconductor memory device, the first system data is repaired by providing the second system data.例文帳に追加

半導体メモリ装置をリセットする間に第１システムデータで欠陷が発生する時、第１システムデータは、第２システムデータの提供によってリペアされる。 - 特許庁

The array comprises a first bank (N) and a second bank (N+1) of a memory cell, the first bank is separated from the second bank by one group of selection lines.例文帳に追加

アレイは、メモリセルの第１のバンク（Ｎ）及び第２のバンク（Ｎ＋１）を含み、第１のバンクは１組の選択ラインによって第２のバンクから分離されている。 - 特許庁

A controller 2 performs the first read-out when reading the first information from the nonvolatile memory and performs the second read-out when reading the second information.例文帳に追加

コントローラ（２）は、不揮発性メモリから第１情報を読み出すときは第１読み出しを行い、第２情報を読み出すときは第２読み出しを行う。 - 特許庁

An information processor includes a main memory, a first storage device, a second storage device, first writing means, second writing means, and third writing means.例文帳に追加

情報処理装置は、メインメモリと、第１記憶装置と、第２記憶装置と、第１書込手段と、第２書込手段と、第３書込手段と、を具備する。 - 特許庁

The image forming apparatus is provided with a first register mark detection section 69a, a second register mark detection section 69b, a CPU 201, and a first register mark time difference memory unit 203.例文帳に追加

画像形成装置は、第１レジマーク検出部６９ａ、第２レジマーク検出部６９ｂ、ＣＰＵ２０１、第１レジマーク時間差記憶部２０３を備える。 - 特許庁

The first sub-bit line 20 is electrically separately controlled for each of multiple memory cells 1 which are to be simultaneously erased, by the first selection transistor 21.例文帳に追加

第１の副ビット線２０は、第１の選択トランジスタ２１により、同時に消去される複数のメモリセル１ごとに電気的に分離して制御される。 - 特許庁

The first register is implemented in a first clock domain, and the index values possibly identify a second register of a memory device implemented in a second clock domain.例文帳に追加

第一のレジスタは第一のクロックドメインに実装され、インデックス値は、第二のクロックドメインに実装されたメモリデバイスの第二のレジスタを識別する可能性がある。 - 特許庁

A bit line BL of the memory area 1 is connected with a first sense amplifier circuit SA1 extended in a Y direction and formed in a first sense amplifier region 2.例文帳に追加

メモリ領域１のビット線ＢＬは、Ｙ方向に延びて第１センスアンプ領域２に形成された第１センスアンプ回路ＳＡ１に接続される。 - 特許庁

A first converter converts the present image data output from the memory controller into a pair of first sub image data and second sub image data.例文帳に追加

第１変換部は、メモリコントロール部から出力された現在のフレームの映像データを第１サブ映像データ及び第２サブ映像データの対に変換する。 - 特許庁

The memory controller receives pipelined first and second DMA write operations targeting first and second addresses in order from the I/O controller.例文帳に追加

メモリ・コントローラは、第１および第２アドレスをそれぞれ対象とするパイプライン式第１および第２ＤＭＡ書込みオペレーションをＩ／Ｏコントローラから順番に受け取る。 - 特許庁

The program memory includes a first program code that enables a user to create a first device security ID and thereby restrict access to the stored data.例文帳に追加

プログラムメモリはユーザが第１の装置セキュリティＩＤを生成して、格納されたデータへのアクセスを制限できるようにする第１のプログラムコードを含んでいる。 - 特許庁

The memory cell includes phase change material contacting with the first electrode, the first side wall, and the second side wall.例文帳に追加

上記メモリセルは、上記第１の電極、上記第１の側壁、および上記第２の側壁に対しそれぞれ接触する相変化材料を含んでいる。 - 特許庁

A read control part 13m reads out the image data of the first line in descending order from the memory address in which the last data of the image data in the first line is written.例文帳に追加

リード制御部１３ｍは、１ライン目の画像データの最後のデータが書き込まれたメモリアドレスから下降順に、１ライン目の画像データを読み出す。 - 特許庁

A memory card connector includes an insulation housing, wherein a first and a second switch terminals are mounted on the housing and has a first and a second contact parts, respectively.例文帳に追加

メモリカードコネクタは絶縁ハウジングを有し、第１と第２のスイッチ端子がハウジングに取り付けられており、それぞれ第１と第２の接触部を備える。 - 特許庁

The first sense amplifier 3 determines difference between a voltage value of the floating gate and a first threshold identifying a write-in state and an erasure state of the memory cell.例文帳に追加

第１のセンスアンプ３は、フローティングゲートの電圧値と、メモリセルの書き込み状態と消去状態とを識別する第１の閾値との大小を判定する。 - 特許庁

The first communication apparatus outputs communication power for driving the first circuit to the wireless tag to read out data from the memory.例文帳に追加

第１の通信装置は、無線タグに対して、第１の回路が動作可能な通信電力を出力し、メモリからデータを読み出すことが可能である。 - 特許庁

The system comprises: a first worker node executing a first job; a second worker node executing a second job; and a master node including a processor coupled to a memory.例文帳に追加

システムは、第１ジョブを実行する第１ワーカノードと、第２ジョブを実行する第２ワーカノードと、メモリへ結合されるプロセッサを有するマスタノードとを有する。 - 特許庁

The saving unit includes a first firmware data saving unit for saving the first firmware data into the memory unit, when the above switchover of the firmware unit has been carried out.例文帳に追加

退避部は、このファームウェア部の切り替えが行われていたときには、第一のファームウェアデータを記憶部に退避する第一のファームウェアデータ退避部を有する。 - 特許庁

Programming currents are passed between the first and second control lines to concurrently set the first and second magnetic memory elements to different programmed resistances.例文帳に追加

プログラミング電流が第１および第２の制御線の間に流れて、第１および第２の磁気メモリ素子を、異なるプログラムされた抵抗に同時に設定する。 - 特許庁

This write conductor layout structure for a magnetic memory cell contains a data storage layer having a first width in a first direction and a second width in a second direction.例文帳に追加

磁気メモリセルのための書込導体レイアウト構造は第1の方向の第1の幅と第2の方向の第2の幅とを有するデータ記憶層を含む。 - 特許庁

The memory cell includes a select gate 3a, a floating gate 6, a first diffusion region 7a, a second diffusion region 7b, and a first control gate 11a.例文帳に追加

メモリセル部は、セレクトゲート３ａと、フローティングゲート６、第１の拡散領域７ａ、第２の拡散領域７ｂ、第１のコントロールゲート１１ａを有する。 - 特許庁

Moreover, the first and second crystallization temperatures are different from each other so that the first and second phase change memory elements are programmable at mutually different temperatures.例文帳に追加

前記第１及び第２相変化メモリ要素を互いに異なる温度においてプログラムできるように前記第１及び第２結晶化温度は互いに異なる。 - 特許庁