「first memory」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

In the semiconductor storage device including a plurality of memory devices 1a(1b), the plurality of the memory devices are divided into first and second groups each operated in parallel during data reading.例文帳に追加

複数のメモリデバイス１ａ（１ｂ）含む半導体記憶装置において、複数のメモリデバイスをデータ読出時に並列に動作させる第１と第２のグループにそれぞれ分割する。 - 特許庁

Further, by adding a second line memory 7 to a first line memory 1 for phase control, an arbitrary fixed delay is realized on the bases of reference clock signal not exceeding 1 (H).例文帳に追加

また、位相調整用の第一のラインメモリ１のほかに第二のラインメモリ７を追加し、１（Ｈ）以下の基準クロック信号単位の任意の固定遅延を実現する。 - 特許庁

Then, the data stored in the first memory and the second memory are added as trace information data to image data included in the printing data, and an image is formed on a paper.例文帳に追加

そして、印字データに含まれる画像データに、第１メモリと第２メモリに記憶されたデータを追跡情報データとして追加し、用紙上に画像を形成する。 - 特許庁

Further, a JPEG-CODEC 21 applies coding processing of the JPEG system to the image data read from the first page memory 27 and stores the result in an image memory 22.例文帳に追加

また、第１ページメモリ２７から読み出された画像データを、ＪＰＥＧ−ＣＯＤＥＣ２１にてＪＰＥＧ方式の符号化処理を行ない、画像メモリ２２に記憶させる。 - 特許庁

In the incorrect operation preventing device, when the first time use of the memory 8 is judged at power supply, the incorrect operation judgment data 2 of the memory 8 are initialized.例文帳に追加

本不正操作防止装置では、電源投入時、前記メモリ８が初回の使用であると判断された時、当該メモリ８の前記不正操作判断データ２を初期化する。 - 特許庁

The memory cell transistor layer 30 includes: first to fourth word line conductive layers 32a to 32d which are parallel to a semiconductor substrate Ba and are laminated; and a memory protection insulating layer 34.例文帳に追加

メモリセルトランジスタ層３０は、半導体基板Ｂａに平行で且つ積層された第１〜第４ワード線導電層と３２ａ〜３２ｄ、メモリ保護絶縁層３４を備える。 - 特許庁

Results points of group members are rearranged in order from the largest one of sequence points totaled for every sequence, and a first memory means L and a second memory means R are initialized.例文帳に追加

グループ構成員の成績ポイントを各系列ごとに合計した系列ポイントが大きい順に並べ替えて、第１メモリ手段Ｌと第２メモリ手段Ｒを初期化する。 - 特許庁

The network supply PAP is stored into a first place of the non-volatile memory of the computer and the system install PAP is stored into a second place of the non-volatile memory.例文帳に追加

ネットワーク供給ＰＡＰは、コンピュータの不揮発性メモリの第一の場所に記憶され、システムインストールＰＡＰは、不揮発性メモリの第二の場所に記憶される。 - 特許庁

In a first authentication step, the correctness of the content data is authenticated by using the electronic signature read in the memory and the second digest table read in the memory.例文帳に追加

第１認証ステップにおいては、メモリに読み出された電子署名と、メモリに読み出された第２ダイジェストテーブルとを用いてコンテンツデータの正当性を認証する。 - 特許庁

A first memory control device 10 is equipped with a virtual LU72 which makes a logical volume of a second memory control device 200 look as if it is an own volume.例文帳に追加

第１の記憶制御装置１０は、第２の記憶制御装置２００の有する論理ボリュームを自己のボリュームであるかのように見せかける仮想的ＬＵ７２を備える。 - 特許庁

A memory test system is disclosed in which easy function tests are carried out once or twice first to obtain fail bit data, and an OR calculation result of the obtained fail bit data is stored in a buffer memory B108.例文帳に追加

メモリテストシステムは、最初に１〜２回のイージーファンクションテストを行って、得られたフェイルビットデータのＯＲ演算結果をバッファメモリＢ１０８に記憶しておく。 - 特許庁

The radio communication means wirelessly communicates with a wireless tag which has a first memory region storing code information and a second memory region which is readable in password designation.例文帳に追加

無線通信手段はコード情報を記憶した第1メモリ領域及びパスワード指定時に読み取り可能な第２メモリ領域を有する無線タグと無線通信する。 - 特許庁

When a preregistered protect code is inputted to the portable phone 4, the reading of personal information from the first storage memory 33 and the second storage memory 40 is inhibited.例文帳に追加

予め登録されたプロテクトコードが携帯電話４に入力されると、第１記憶メモリ３３及び第２記憶メモリ４０からの個人情報の読み出しが禁止される。 - 特許庁

A robot controlling device 200 includes: a shared memory 203; and first 201 and second 202 processing units accessibly connected to the shared memory 203.例文帳に追加

ロボット制御装置２００は、共有メモリ２０３と、共有メモリ２０３にアクセス可能に接続された第１の処理部２０１及び第２の処理部２０２と、を備えている。 - 特許庁

A second processing part 230 reads and processes the first processed data from the built-in memory 22, and writes the second processed data in the external memory 30 in the second sequence.例文帳に追加

第２の処理部２３０は、内蔵メモリー２２から第１の処理済データを読み出して処理し、第２の処理済データを第２の順序で外部メモリー３０に書き込む。 - 特許庁

In a memory cell array 1, a plurality of memory cells, which store n values (where n is a natural number ≥2) made by first, second and to n-th states, is arranged in matrix.例文帳に追加

メモリセルアレイ１は、第１、第２乃至第ｎの状態からなるｎ値（ｎは２以上の自然数）を記憶する複数のメモリセルがマトリックス状に配置されている。 - 特許庁

When the free capacity of the first FIFO memory 10 is lost, the disk I/F section 4 stores transfer data received from the filter circuit 2 to a second FIFO memory 11.例文帳に追加

ディスクＩ／Ｆ部４は、第１のＦＩＦＯメモリ１０の空き容量がなくなると、フィルタ回路２から受けた転送データを、第２のＦＩＦＯメモリ１１に記憶させる。 - 特許庁

An auxiliary operation processing part 120 includes four switches 131-134 in order to perform reading and writing alternately by using two memories, a first memory and a second memory.例文帳に追加

補助演算処理部１２０では、第１メモリと第２メモリの２つのメモリを用いて読み出しと書き込みを交互に行うために、４つのスイッチ１３１〜１３４を備えている。 - 特許庁

A nonvolatile memory cell MC and a peripheral circuit MOS transistor Q are formed on a silicon substrate 11, and a first interlayer insulating film 31 is formed on the memory cell MC and the transistor Q.例文帳に追加

シリコン基板１１に不揮発性メモリセルＭＣと周辺回路ＭＯＳトランジスタＱが形成され、この上に第１の層間絶縁膜３１が形成される。 - 特許庁

The first power switches are arranged respectively in the memories macro, while they are provided respectively between the power line supplying a power to the memory cells and the memory cells.例文帳に追加

第１の電源スイッチはメモリマクロ内にそれぞれ配置されると共に、メモリセルへ電源を供給する電源線とメモリセルとの間にそれぞれ設けられている。 - 特許庁

In the drawing, the block with the first resolution or the backup block is read from the main memory to a texture memory to be drawn so that chipping of the drawing is not generated in each frame.例文帳に追加

各フレームにおいて描画の欠けが生じないように、第１の解像度のブロックないしバックアップブロックを主メモリからテクスチャメモリに読み込んで描画する。 - 特許庁

A means 20 is provided to add the levels stored in the columns of the first memory cell matrix with the levels stored in the corresponding columns of the second memory cell matrix.例文帳に追加

手段２０は、第１のメモリセルマトリックスの列に蓄積されたレベルを、第２のメモリセルマトリックスの対応する列に蓄積されたレベルと加算するように設けられている。 - 特許庁

A memory circuit is operated synchronizing with one of the first and the second test clock signals and signal/data are given to the memory circuit according to the other test clock signal.例文帳に追加

第１および第２のテストクロック信号の一方に同期してメモリ回路を動作させかつ他方のテストクロック信号に従ってメモリ回路に信号／データを与える。 - 特許庁

A first protective film pt1 is formed while covering a memory gate insulating film MI1 and a memory gate electrode MG1 formed in order on a principal surface s1 of a silicon substrate 1.例文帳に追加

シリコン基板１の主面ｓ１上に順に形成したメモリゲート絶縁膜ＭＩ１およびメモリゲート電極ＭＧ１を覆うようにして、第１保護膜ｐｔ１を形成する。 - 特許庁

Each of the memory modules of the first to P-th memory module groups is connected to one system data bus having a data bus width of M/N bits.例文帳に追加

第１ないし第Ｐメモリモジュール群が具備するそれぞれのメモリモジュールは１つのメモリモジュールに１つのシステムデータバスが連結され、それぞれＭ／Ｎビットのデータバス幅を有する。 - 特許庁

The control circuit 21 includes the memory element 23, and the memory element 23 stores therein first information associated with the wavelength of light L1 generated by the laser diode 13.例文帳に追加

制御回路２１はメモリ素子２３を含んでおり、メモリ素子２３はレーザダイオード１３が発生する光Ｌ１の波長に関連づけられた第１の情報を格納する。 - 特許庁

The semiconductor memory device comprises a plurality of electrostatic memory cells having a plurality of word lines and bit lines and first through sixth transistors, respectively.例文帳に追加

複数のワード線とビット線、及びそれぞれ第１乃至第６のトランジスタを持つ、複数の静電記憶セルを構成要素として含む半導体記憶デバイスを提供する。 - 特許庁

A first and second engagement parts 24, 25 for performing recess- protrusion engagement mutually and preventing the pulling-out of the memory cartridge M are provided between the loading part 10 and the memory cartridge M.例文帳に追加

装填部１０とメモリーカートリッジＭとの間に、互いに凹凸係合してメモリーカートリッジＭの抜け出しを防ぐ第１・第２の係合部２４・２５を設ける。 - 特許庁

In a first authentication step, the authentication device authenticates validity of the content data by using the electronic signature read out by the memory and the second digest table read out by the memory.例文帳に追加

第１認証ステップにおいては、メモリに読み出された電子署名と、メモリに読み出された第２ダイジェストテーブルとを用いてコンテンツデータの正当性を認証する。 - 特許庁

Next, the response signal recorded in the first memory 105 is up-sampled to be N-fold (N>1) by an up-sampling operation section 106 and stored in a second memory 107.例文帳に追加

次にアップサンプリング演算部１０６により第１メモリ１０５に記録された応答信号をＮ倍（Ｎ＞１）にアップサンプリングして第２メモリ１０７へ格納する。 - 特許庁

Next, after second data write-in is performed for a second memory cell MC1, third data write-in in which data of desired threshold voltage is written in the first memory cell is performed.例文帳に追加

次に、第２のメモリセルＭＣ１に第２のデータ書き込みを行った後、第１のメモリセルに所望のしきい値電圧のデータを書き込む第３のデータ書き込みを行う。 - 特許庁

The data of the first memory 14 is gradually broken by write access to the second memory 15, and even if special erasing processing is not performed, the confidentiality of the data is secured.例文帳に追加

第２メモリ１５に対するライトアクセスにより次第に第１メモリ１４のデータが破壊され、特別な消去処理を実行しなくてもデータの機密性が確保される。 - 特許庁

The block selecting circuit uses the first memory cell block except for the one used for substitution as a normal memory cell block.例文帳に追加

前記ブロック選択回路は前記第１メモリセルブロックのうち前記代替されたメモリセルブロックを除いた第１メモリセルブロックが正常のメモリセルブロックとして使用されるようにする。 - 特許庁

An electronic device of the present invention has a power-saving mode in which memory operation is suspended, and includes first and second memories, a memory control unit and a central control unit.例文帳に追加

本発明の電子機器は、メモリを停止した省電力モードを有する電子機器であって第１および第２のメモリとメモリ制御部と中央制御部とを有している。 - 特許庁

The first shape-memory alloy wire is formed so as to remember a curved shape using a calyx of corolla as a fixing point, and a second shape-memory alloy wire is formed so as to remember making the petal memorize to be flat.例文帳に追加

花弁の中心線に沿って、第１の形状記憶合金線を用いた部材を芯金とし、その両側に第２の形状記憶合金線を配置する。 - 特許庁

A signal voltage Vs is applied to a memory capacitance Cm via the first TFT element 1 and the memory capacitance Cm is charged till it reaches the signal voltage Vs.例文帳に追加

信号電圧Ｖｓが第１のＴＦＴ素子１を介してメモリ容量Ｃｍに印加されて、メモリ容量Ｃｍは信号電圧Ｖｓに達するまで充電される。 - 特許庁

The first nonvolatile memory is used to store an encryption key to be used for encryption of data and the second nonvolatile memory is used to store a program which the CPU should process.例文帳に追加

第１の不揮発性メモリはデータの暗号化に使用する暗号化鍵の格納に使用され、第２の不揮発性メモリはＣＰＵが処理すべきプログラムの格納に使用される。 - 特許庁

Images in the raster format are stored for each different color in a frame memory 103, data in a first block size are read from the frame memory 103 and stored in block memories 106 to 108 for each different color.例文帳に追加

ラスタ形式の画像データをフレームメモリ１０３へ色別に格納し、そこから第１のブロックサイズのデータを読み出してブロックメモリ１０６〜１０８に色別に記憶する。 - 特許庁

In the memory card 1 having a contact point in the first end part 4a of a first face 3a, a partial projection part 2 is disposed on a second face 3b opposite to the first face 3a near a second end part 4b opposite to the first end part 4a, and a memory 30a is stored.例文帳に追加

本発明メモリカードは、第１の面３ａの第１の端部４ａに接点を持つメモリカード１において、この第１の面３ａと反対の第２の面３ｂのこの第１の端部４ａの反対の第２の端部４ｂ近傍に一部凸部２を設け、メモリ３０ａを格納する如くするものである。 - 特許庁

The first memory cell array 110, in which memory cells are arranged in a matrix pattern, comprises a first signal electrode 112, a second signal electrode 116 arranged in the direction in which the first signal electrode 112 intersects, and at least a ferroelectric layer 114 arranged between the first signal electrode 112 and the second signal electrode 116.例文帳に追加

第１メモリセルアレイ１１０は、メモリセルがマトリクス状に配列され、第１信号電極１１２と、第１信号電極１１２が交差する方向に配列された第２信号電極１１６と、少なくとも第１信号電極１１２と第２信号電極１１６との間に配置された強誘電体層１１４とを含む。 - 特許庁

A decoder 56 decodes a signal stored in the latches 52, 54, divides the memory cell array 64 to plural first sectors each of which have first size in accordance with a first decoding signal, and divides the memory cell array 64 to plural second sectors each of which have second size being different from the first size in accordance with a second decoding signal.例文帳に追加

デコーダは、前記ラッチに格納した信号を復号し、第１復号信号に応じて各々が第１サイズを有する複数の第１セクタに前記メモリセルアレイを分割し、第２復号信号に応じて各々が前記第１サイズとは異なる第２サイズを有する複数の第２セクタに前記メモリセルアレイを分割する。 - 特許庁

This cell is a content addressable memory (CAM cell), this CAM cell comprises a memory cell connected between a first node and a second node, a first data line transmitting a first data signal, a second data line transmitting a second data signal, and first and second switching devices connected between a match line and reference voltage in series and successively.例文帳に追加

コンテント・アドレッセブル・メモリ（ＣＡＭセル）であって、このＣＡＭセルは、第１及び第２ノードの間に連結されたメモリセル、第１データ信号を伝達する第１データライン、第２データ信号を伝達する第２データライン、そしてマッチラインと基準電圧との間に直列に順次に連結された第１及び第２スイッチングデバイスを含む。 - 特許庁

The first memory cell consists of a first resistance change element X, having one end connected with a first bit line, and first and second FETs connected in parallel between the other end of the element X and a second bit line.例文帳に追加

第１メモリセルは、一端が第１ビット線に接続される第１抵抗変化素子Ｘと、第１抵抗変化素子Ｘの他端と第２ビット線との間に並列接続される第１及び第２ＦＥＴとから構成される。 - 特許庁

When an external memory 16 is connected to the first connector 10 of a first circuit 17, a rewriting program operates, and after a first CPU 6 has been initialized (S10), the state of an input signal of a first input device 9 is assessed (S11).例文帳に追加

外部メモリ１６が第１回路１７の第１コネクタ１０に接続された場合、書換プログラムが動作し、第１ＣＰＵ６の初期化（Ｓ１０）を行った後、第１入力デバイス９の入力信号の状態を判断する（Ｓ１１）。 - 特許庁

In the nonvolatile storage circuit, each memory cell is coupled with one first bit line corresponding to a plurality of first bit lines, and each of two first bit lines is coupled with one corresponding first amplifier circuit via a selection circuit.例文帳に追加

不揮発記憶回路は、各々のメモリセルは複数の第１ビット線の対応する１つの第１ビット線に結合され、２つの第１ビット線の各々は選択回路を介して対応する１つの第１増幅回路に結合される。 - 特許庁