「first memory」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

Responsive to the first congruence class failing to be allocated a predetermined number of times, one page size of memory for the first congruence class is allocated and a first allocation value is incremented by a value of 1.例文帳に追加

第１の合同クラスが所定の回数割り当てられなかったことに応じて、第１の合同クラスについてのメモリの１ページ分のサイズが割り当てられ、第１の割り当て値が１の値で増分される。 - 特許庁

In this information processor (10), save data shared among first-third applications are stored in a storing data memory 52 correspondingly to the first-third applications as first-third data Da-Dc.例文帳に追加

情報処理装置（１０）では、第１−第３アプリによって共用されるセーブデータが、保存用データメモリ５２に、第１−第３アプリに対応させて第１−第３データＤａ−Ｄｃとして記憶される。 - 特許庁

First, voltage applied to cells and a voltage applying time are set to first write-in conditions by write-in control section 10, memory cells of the first group are successively selected and write-in and verifying are performed respectively.例文帳に追加

まず、書込制御部１０によりセルヘの印加電圧、電圧印加時間を第１の書き込み条件に設定し、第１のグループのメモリセルを順次選択してそれぞれ書き込みとべリファイを行う。 - 特許庁

A first WB correction value corresponding to a first light source is determined for image signals stored in a memory 102 first, and a second WB correction value corresponding to a second light source is determined next.例文帳に追加

まず、メモリ１０２に記憶された画像信号に対して、第１の光源に対応した第１のＷＢ補正値を決定し、次に、第２の光源に対応した第２のＷＢ補正値を決定する。 - 特許庁

In a processor, first and second data 21, 22 are transferred to an arithmetic processing part 11 via first and second buses 12, 13 by first and second memory control parts 16, 17 in response to a request from the arithmetic processing part 11.例文帳に追加

演算処理部１１からの要求に応じて、第１・第２のメモリ制御部１６，１７により、第１・第２のデータ２１，２２が第１・第２のバス１２，１３を介して演算処理部１１に転送される。 - 特許庁

A first data output buffer 35 is synchronized with the rise edge of the first clock CLK1, it buffers data which is output from the memory cell array 31, and it outputs the data to the outside through the first port DQ.例文帳に追加

第１デ−タ出力バッファ35が、前記第１クロックの立上りエッジに同期して、前記メモリセルアレイ31から出力されるデ−タをバッファリングし、前記第１ポ−トDQを通じて外部へ出力する。 - 特許庁

The sub CPU reads one of first to third standby image data from a sub memory in response to the inputted first to third standby signals and displays one of first to third standby images on a liquid crystal panel.例文帳に追加

サブＣＰＵは、入力された第１〜第３待機信号に応答して、サブメモリから第１〜第３待機画像データのいずれかを読み出し、液晶パネルに第１〜第３待機画像のいずれかを表示する。 - 特許庁

First and second memory cells 11, 12 constituting a CAM cell 10 are provided with respective first and second capacitors C1, C2 into which first and second register data being reverse to each other are respectively written.例文帳に追加

ＣＡＭセル１０を構成する第１及び第２のメモリセル１１，１２には、互いに反対の第１及び第２の登録データが書き込まれる第１及び第２のキャパシタＣ１，Ｃ２を備えている。 - 特許庁

When the second memory is active, on the basis of a leak current control signal from the leak current control circuit, a threshold voltage of a MOS transistor constituting the first memory is set as a first voltage, and a threshold voltage of a MOS transistor constituting the second memory is set as a second voltage lower than the first voltage.例文帳に追加

前記第２のメモリのアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を第１の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧よりも小さい第２の電圧とする。 - 特許庁

The memory strings MS are provided with: first to fourth word line conductor layers 31a-31d laminated on the substrate Ba; a memory columnar semiconductor layer 36 formed so as to penetrate the first to fourth word line conductor layers; and an electric charge accumulation layer 35b formed between the first to fourth word line conductor layers 31a-31d and the memory columnar semiconductor layer 36.例文帳に追加

メモリストリングスＭＳは、基板Ｂａに積層された第１〜第４ワード線導電層３１ａ〜３１ｄと、それらを貫通するように形成されたメモリ柱状半導体層３６と、第１〜第４ワード線導電層３１ａ〜３１ｄとメモリ柱状半導体層３６との間に形成された電荷蓄積層３５ｂとを備える。 - 特許庁

A coding sequence control section 110 controls a first coding section 102 being irreversible (JPEG) coding, a second coding section 103 being reversible (JPEG-LS) coding, a first memory, a second memory and a re-coding section 112 and stores coded data in which reversible/irreversible coded data that are not greater than the target data amount are mixed in the first memory 105.例文帳に追加

符号化シーケンス制御部１１０は、非可逆（ＪＰＥＧ）符号化である第１の符号化部１０２、可逆（ＪＰＥＧ−ＬＳ）符号化である第２の符号化部１０３、第１のメモリ、第２のメモリ、及び再符号化部１１２を制御して、目標データ量以下の、可逆／非可逆符号化データが混在した符号化データを第１のメモリ１０５に格納する。 - 特許庁

A nonvolatile semiconductor memory device has: a plurality of first wiring lines; a plurality of second wiring lines that intersects with the first wiring lines; and a memory cell array having a plurality of memory cells that comprises variable resistive elements for storing electrically re-writable resistance values, which are arranged at each intersection between the first wiring lines and the second wiring lines, in a nonvolatile manner as data.例文帳に追加

不揮発性半導体記憶装置は、複数の第１の配線、第１の配線に交差する複数の第２の配線、並びに第１及び第２の配線の各交差部に配置された電気的書き換え可能な抵抗値をデータとして不揮発に記憶する可変抵抗素子からなる複数のメモリセルを有するメモリセルアレイを有する。 - 特許庁

A first arithmetic circuit performs data read from the memory by the first address signal, a second arithmetic circuit performs data read from the memory by the second address signal to thereby parallelly perform first and second operations, sequentially write the data subjected to the operation in the memory.例文帳に追加

そして、第１のアドレス信号によりメモリから読み出したデータを第１の演算回路で演算処理し、また第２のアドレス信号によりメモリから読み出されたデータを第２の演算回路で演算処理することで、第１及び第２の演算処理を並列に行い、当該演算が終了したデータを順次、前記メモリに書き込むことを特徴とする。 - 特許庁

A sense amplifier, connected to the first bit line and the second bit line via a transistor for a switch, when the transistor is in an ON state, reads data stored in the memory cell by comparing electric charge accumulated in the first bit line and the second bit line by polarization for the first and the second ferroelectric capacitor for the memory cell chosen in the memory cell block.例文帳に追加

センスアンプは、スイッチ用トランジスタを介して第１及び第２のビットラインに接続され、トランジスタがオン状態となったときに、メモリセルブロックにおいて選択されたメモリセルの第１及び第２の強誘電体キャパシタの分極によって第１及び第２のビットラインに蓄積される電荷を比較することにより、メモリセルに格納されているデータを読み出す。 - 特許庁

In addition, when the text data are written in the first memory 23 via the general-purpose interface from the PDA, since the microprocessor 25, etc. code the text data to write it in the first memory 23 as image data of the information code, the PDA can read the image data of the information code written in the first memory 23 via the general-purpose interface.例文帳に追加

またＰＤＡから汎用インタフェースを介して第１メモリ２３にテキストデータが書き込まれると、マイクロプロセッサ２５等は、このテキストデータを符号化し情報コードの画像データとして第１メモリ２３に書き込むので、ＰＤＡは、この第１メモリ２３に書き込まれた情報コードの画像データを汎用インタフェースを介して読み出すことができる。 - 特許庁

This memory device, which has a programmable memory and a first buffer memory provided to the memory, in which at least one command succeeding to an accessed command is written in the buffer memory at the time of access of the command, is provided with a second buffer memory, in which at least one data succeeding to the accessed data is written at the time of access of data.例文帳に追加

プログラミング可能なメモリと前記メモリに付設された第１のバッファメモリとを有し，指令アクセスの際にアクセスされた指令に続く少なくとも１つの指令が前記バッファメモリに書き込まれるメモリ装置であって，前記メモリ装置には，さらに，データアクセスの場合に，前記アクセスされたデータに続く少なくとも１つのデータが書き込まれる第２のバッファメモリが設けられている。 - 特許庁

The integrated circuit memory includes a circuit for individually activating word lines in a first one memory cell per bit operation mode, simultaneously activating at least two word lines in a second operation mode where two or more memory cells are dedicated to each data bit, and providing a word line sequence when first converting stored data in the array of memory cells from the first operation mode to the second operation mode.例文帳に追加

集積回路メモリは回路を含み、回路は、１ビットごとに１メモリセルの第１の動作モードにおいてワード線を個別に活性化し、各データビット専用に２個以上のメモリセルが与えられる第２の動作モードにおいて少なくとも２つのワード線を同時に活性化し、メモリセルのアレイに記憶されたデータを第１の動作モードから第２の動作モードへ最初に切替えるときにワード線シーケンスを与える。 - 特許庁

In a memory card of a type where a memory body 4 having a wiring board 4a and semiconductor chips mounted on a main surface thereof is held between a first case 2a and a second case, the memory body 4 is smaller in plan outline than a half of the memory card.例文帳に追加

配線基板４ａとその主面上に実装された半導体チップとを有するメモリ本体４を第１ケース２ａおよび第２ケースで挟み込むようにして保持するタイプのメモリカードにおいて、平面外形がメモリカードの平面外形の半分よりも小さいメモリ本体４を用いる。 - 特許庁

When data read is stored in the random access memory, the device for controlling storage device reads the read data from the random access memory; and when read data is stored in the first storage device, the device for controlling storage device copies the read data in the random access memory, and reads the read data from the random access memory.例文帳に追加

記憶装置管理装置は、読み出しデータがランダムアクセスメモリに格納されている場合、読み出しデータをランダムアクセスメモリから読み出し、読み出しデータが第１記憶装置に格納されている場合、読み出しデータをランダムアクセスメモリにコピーし、読み出しデータをランダムアクセスメモリから読み出す。 - 特許庁

The first semiconductor integrated circuit 10 has: a memory controller 14 controlling reading of data from the main memory 30 and writing of data into the main memory 30; and a data transfer part 18 for transferring the data read from the main memory 30 to the second semiconductor integrated circuit 20.例文帳に追加

また、第１半導体集積回路１０は、メインメモリ３０からのデータの読み出し及びメインメモリ３０へのデータの書き込みを制御するメモリコントローラ１４と、メインメモリ３０から読み出されたデータを第２半導体集積回路２０へ転送するデータ転送部１８と、を有している。 - 特許庁

If a data normality confirmation event arises, the server 10 first clears cache data stored in a cache memory contained in a DIMM memory 11, then reads out data stored in the disk device 15 into the cache memory, and performs normality confirmation processing for the data stored in the cache memory.例文帳に追加

データ正常性確認イベントが発生すると、まずＤＩＭＭメモリ１１に内蔵されるキャッシュメモリ内に記憶されたキャッシュデータをクリアし、その後にディスク装置１５に格納されたデータをキャッシュメモリに読み出し、キャッシュメモリに格納されたデータに対して正常性確認処理を実施する。 - 特許庁

When application software utilizes a related data file, a retrieving means used in the application software or a system OS first retrieves an internal memory means then automatically retrieves an external memory section, e.g. media such as memory cards and a communication server, when no object is found in the internal memory means.例文帳に追加

アプリケーションソフトウエアが関連するデータファイルを利用する場合に、アプリケーションソフトウエア又はシステム（ＯＳ）において実現される検索手段が、まず内部記憶手段の検索を行い、そこに無ければ自動的に外部記憶部、例えばメモリカード等のメディアや通信サーバの検索を行うようにする。 - 特許庁

The electronic camera takes into account that no image information can be overwritten on image information once stored in the write once memory 9, first stores the image information to a memory 6, and stores only the required image information in the write once memory 9 when a prescribed condition holds, then the electronic camera can effectively utilize the storage capacity of the write once memory 9.例文帳に追加

ライトワンス・メモリ９が一旦記憶した画像情報に上書きできないことに鑑み、まずメモリ６に記憶し、その後所定の条件が成立したとき必要な画像情報のみ、ライトワンス・メモリ９に記憶するので、ライトワンス・メモリ９の記憶容量を有効に利用することができる。 - 特許庁

The display control system is provided with a dual port memory in which display data are written via a first bus, a memory for display in which the display data are written for the purpose of performing display in the display device based on the display data and a second bus for connecting the dual port memory with the memory for display.例文帳に追加

表示制御システムは、第一のバスを介して表示データが書き込まれるデュアルポートメモリと、記表示データに基づいて表示装置において表示を行うために表示データが書き込まれる表示用メモリと、デュアルポートメモリと表示用メモリを接続する第二のバスを有する。 - 特許庁

The driving section applies third signals (Pp1), having a voltage smaller than an absolute value of the voltage of the second signal to gate electrodes of all the memory cells included in the memory string, prior to the read-out of the data stored in the memory cell, by applying the first signal to at least any one of the memory cells.例文帳に追加

駆動部は、メモリセルの少なくともいずれかに第１信号を印加してメモリセルに記憶されたデータを読み出す前に、メモリストリングに含まれる全てのメモリセルのゲート電極に、第２信号の電圧の絶対値よりも小さい電圧を有する第３信号（Ｐｐ１）を印加する。 - 特許庁

To provide a semiconductor memory device which keeps the address allocation of an address decoder of a pair of memory arrays which are identical in the connection of a main bit line of the pair of memory arrays of the nonvolatile memory, and comprises a connection constitution of a first and a second main bit line which does not cause wiring cross connection.例文帳に追加

不揮発性メモリの、対となるメモリアレイのメインビット線の接続において、対となるメモリアレイのアドレスデコーダのアドレス割付を同一に保ち、且つ、配線のクロス接続を発生しない第１、第２メインビット線の接続構成を有する半導体記憶装置を提供する。 - 特許庁

The expansion interface of a first semiconductor device receives from a memory controller B of a second semiconductor device a read request based on a protocol for an external memory A, and sends a read request for the external memory A to a memory controller A according to the read request.例文帳に追加

第１の半導体装置の拡張インタフェースは、第２の半導体装置のメモリ制御装置Ｂから、外部メモリＡに対するプロトコルに基づいた読み出し要求を受信し、当該読み出し要求に応じて外部メモリＡへの読み出し要求をメモリ制御装置Ａに送信する。 - 特許庁

This nonvolatile memory device includes a memory cell array equipped with a plurality of memory cells for storing program data respectively, a data scanning unit for detecting program data having a first value, and a programming unit for programming a memory cell corresponding to a result detected by the data scanning unit.例文帳に追加

ここに開示された不揮発性メモリ装置は、各々がプログラムデータを貯蔵する複数個のメモリセルを具備したメモリセルアレイ、第１値を有するプログラムデータを検出するデータスキャニング部、および前記データスキャニング部によって検出された結果に対応するメモリセルをプログラムするプログラム部を含む。 - 特許庁

The second unit includes a volatile memory means 205 for temporarily retaining memory of the identification information of the user transmitted from the first unit, and means 206 and 207 for controlling the memory in this volatile memory means in a short period on the basis of a designated period or the times of designated motions.例文帳に追加

第２の装置には、第１の装置から転送される利用者本人の認証情報を一時的に記憶保持する揮発性記憶手段２０５と、この揮発性記憶手段での記憶を所定時間または所定動作回数等による短期間に制御する手段２０６，２０７を設ける。 - 特許庁

This device is provided with a first serial access memory performing delivery and receipt of data with the memory cell array and a second serial access memory performing delivery and receipt of data with the plurality of arithmetic circuit 40 in addition to a memory cell array 10 holding data and a plurality of arithmetic circuit 40 performing receiving operation.例文帳に追加

データを保持しておくメモリセルアレイ１０とデータを受取り演算を行う複数の演算回路４０に加え、メモリセルアレイ１０との間でデータ授受を行う、第１のシリアルアクセスメモリと、複数の演算回路４０との間でデータ授受を行う、第２のシリアルアクセスメモリとを備える。 - 特許庁

In the memory cells 81 of the memory elements 80 mounted on ink cartridges 107K, 107F, a second memory region wherein the residual quantities of inks of the ink cartridges 107K, 107F are rewritten is arranged to a region accessed prior to the first memory region storing reading exclusive data.例文帳に追加

インクカートリッジ１０７Ｋ、１０７Ｆに搭載の記憶素子８０のメモリセル８１において、インクカートリッジ１０７Ｋ、１０７Ｆのインク残量が書き換えられる第２の記憶領域については、読み出し専用データが記憶される第１の記憶領域よりも先にアクセスされる領域に配置する。 - 特許庁

Alternatively, a second conductive structure is formed on a second set (including two memory units, for example) of the memory unit and then the wafer is cut along a scribe lane surrounding the second set of memory unit thus forming a completed second memory chip having a second storage capacity different from the first storage capacity.例文帳に追加

あるいは、メモリユニットの第２セット（例えばメモリユニットを２つ含む）上に第２伝導性構造を形成しメモリユニットの第２セットを囲んだスクライブレーンに沿ってウェハをカッティングすることにより、第１貯蔵容量とは異なった第２貯蔵容量をもつ完成した第２メモリチップを形成する。 - 特許庁

The single chip data processing device is characterised by being provided with a first conductive-type substrate having a first doping concentration, a first well formed on the substrate, a first conductive-type second well which is deeper than the first well and has a higher concentration than the first doping concentration and a nonvolatile memory cell formed on the second well.例文帳に追加

第１ドーピング濃度を有する第１導電型の基板と、この基板に形成された第１ウェルと、第１ウェルより深く、第１ドーピング濃度より高い濃度を有する第１導電型の第２ウェルと、第２ウェル上に形成された不揮発性メモリセルとを備えることを特徴とする単一チップデータ処理装置である。 - 特許庁

Consecutive image data of 400 dpi are accumulated in an image memory 26 at a first timing, and a data selecting unit 27 selects predetermined image data from the image memory 26 at a second timing which is faster than the first timing and is not integral multiple of the first timing.例文帳に追加

第１のタイミングにより画像メモリ２６に連続する４００ｄｐｉの画像データを蓄積すると共に、データ選択部２７により、第１のタイミングより速く、且つ、第１のタイミングの整数倍でない第２のタイミングにより画像メモリ２６から所要の画像データの選択を行うようにしている。 - 特許庁

A first control unit having a first non-volatile memory and a second control unit having a second non-volatile memory are mounted on a vehicle, and the same program or the same data are stored in the first and second non-volatile memories, and reprogrammed from a reprogramming device.例文帳に追加

第１の不揮発性メモリを有する第１の制御ユニットおよび第２の不揮発性メモリを有する第２の制御ユニットが車両に搭載され、第１および第２の不揮発性メモリには同じプログラムまたは同じデータが記憶されて書き換え装置から書き換えられる。 - 特許庁

A flash memory includes: first sectors 202, 204 and second sectors 206, 208 of memory cells; first local driver circuits 210, 212 and second local driver circuits 214, 216; a first decoding circuit 218, second decoding circuits 222, 224 and third decoding circuits 226, 228; and a driver circuit 220.例文帳に追加

フラッシュメモリは、メモリセルの第１セクタ２０２，２０４及び第２セクタ２０６，２０８と、第１ローカル駆動回路２１０，２１２、及び第２ローカル駆動回路２１４，２１６と、第１デコーディング回路２１８、第２デコーディング回路２２２，２２４及び第３デコーディング回路２２６，２２８と、駆動回路２２０を含む。 - 特許庁

A plurality of bit lines are separated into first and second bit line groups at the border of a selected memory cell column in a memory array at data write and read, and one of first and second voltages and the other are applied to the first and second bit lines groups, respectively.例文帳に追加

データ書込および読出時において、メモリアレイ内の選択メモリセル列を境界として複数のビット線を第１および第２のビット線群に分割し、第１のビット線群と第２のビット線群とをそれぞれ第１および第２の電圧の一方および他方と接続する。 - 特許庁

The multiplexer inputs the data of a left image storing line memory in the order from a left image to a right image by first-in first-out (FIFO) system and outputs data of a right image storing line memory in the order from a right pixel to a left pixel by first-in last-out (FILO) system and outputs the data.例文帳に追加

マルチプレクサは左画像格納ラインメモリのデータを、先入れ先出し方式（ＦＩＦＯ）によって左画素から右画素の順にデータを入力し、右画像格納ラインメモリのデータを、先入れ後出し方式（ＬＩＦＯ）により右画素から左画素の順にデータ入力して出力する。 - 特許庁

A write dummy bit is constituted of a first dummy line and a second dummy line corresponding to complementary bit lines of a memory array and a plurality of first dummy cells which are formed in the same form as a static type memory cell and a write current path is connected between the first dummy line and the second dummy line.例文帳に追加

メモリアレイの相補ビット線に対応した第１ダミー線と第２ダミー線と、スタティック型メモリセルと同じ形態で形成され、書き込み電流経路が上記第１ダミー線と第２ダミー線との間に接続された複数の第１ダミーセルとで書き込みダミービットを構成する。 - 特許庁

A first reservation memory counts corresponding to a first special symbol and a second reservation memory counts corresponding to a second special symbol are so displayed as to enable the separate specification of them while a display is made showing whether the variable display of them is done from the first special symbol or the second special symbol.例文帳に追加

第１特別図柄に対応する第１保留記憶数と、第２特別図柄に対応する第２保留記憶数とのそれぞれを特定可能に表示するとともに、第１特別図柄または第２特別図柄のいずれに基づく変動表示かを表示する。 - 特許庁

The memory main body 4 is disposed so as to be positioned near a first end side C1 which is one short side of the memory card more than a center line CL in the middle of the first end side C1 and a second end side C2 which is a short side positioned on the opposite side of the first end side C1.例文帳に追加

そのメモリ本体４を、メモリカードの一方の短辺である第１の端辺Ｃ１と、その第１の端辺Ｃ１の反対側に位置する短辺である第２の端辺Ｃ２との中間の中間線ＣＬよりも第１の端辺Ｃ１寄りに位置するように配置する。 - 特許庁

Guide terminals 44 and 46 are equipped with generally rigid body portions having first guide surfaces for guiding the first type of memory card into the card-receiving space 48 and second guide surfaces independent of the first guide surfaces for guiding the second type of memory card 36 into the card-receiving space 48.例文帳に追加

ガイド端子４４、４６は、第１のタイプのメモリカードをカード収容空間４８内に案内する第１のガイド面と、第２のタイプのメモリカード３６をカード収容空間４８内に案内する、第１のガイド面から独立した第２のガイド面とを備えるほぼ剛体の本体部を備える。 - 特許庁

When a first mobile lens support frame 2016 is moved in the direction of an optical axis by contraction of a first shape memory alloy 2028 or a second shape memory alloy 2030, a cam plate 2046 is shaken around a support shaft 2048 in accordance with movement of a first cam pin 2042.例文帳に追加

第１可動レンズ支持枠２０１６が第１の形状記憶合金２０２８または第２の形状記憶合金２０３０の短縮動作によって光軸方向に移動すると、カム板２０４６は、第１カムピン２０４２の移動に連動して支軸２０４８回りに揺動される。 - 特許庁

The storage cell for the memory element and the phase change type memory element have a first phase change substance pattern 107a', and a high resistance phase change substance pattern 109a' formed on the first phase change substance pattern 107a'.例文帳に追加

記憶素子のための貯蔵セル、ならびに相変化記憶素子は、第１相変化物質パターン１０７ａ’と、第１相変化物質パターン１０７ａ’上に形成された高抵抗相変化物質パターン１０９ａ’とを備える。 - 特許庁

A control means 200, when first reserve data and second reserve data are held in both of a first special symbol reserve memory means 401 and a second special symbol reserve memory means 402, preferentially processes the second data.例文帳に追加

制御手段２００は、第１特別図柄保留記憶手段４０１および第２特別図柄保留記憶手段４０２の双方に、第１保留データおよび第２保留データが留保されたとき、第２保留データを優先して処理する。 - 特許庁