「first memory」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

The memory includes a second bit line, a second resistive memory element coupled between an emitter of the first bipolar transistor and the second bit line, and a word line coupled to a base of the first bipolar transistor.例文帳に追加

上記メモリは、第２のビット線と、上記第１のバイポーラトランジスタのエミッタと上記第２のビット線との間に結合されている第２の抵抗メモリ素子と、上記第１のバイポーラトランジスタのベースに結合されているワード線とを備えている。 - 特許庁

This control circuit is configured to block the performance of the first operation on the first flash memory array detecting an indication from the address compare circuit that the applied row address is outside the unlock area of the flash memory array.例文帳に追加

この制御回路は、アドレス比較回路から検出された供給アドレスがフラッシュメモリアレイの解除領域外部にあるという指示に応答してフラッシュメモリアレイ上での第１動作の実行を阻止するように構成される。 - 特許庁

Each pixel for focus detection comprises: a first photoelectric conversion part for photoelectric conversion of incident light to generate electric charge; a memory part for accumulating the electric charge transferred from the first photoelectric conversion part; and a shading part for shading the memory part.例文帳に追加

各焦点検出用画素は、入射光を光電変換して電荷を生成する第１光電変換部と、第１光電変換部から転送される電荷を蓄積するメモリ部と、メモリ部を遮光する遮光部とを有している。 - 特許庁

During reading data from any one phase change memory cell chosen among the phase change memory cells in the columns, the first and second bit line selection circuits electrically connect the first and second edges of the local bit line with a global word line.例文帳に追加

カラムの相変化メモリセルのうち選択された何れか一つの相変化メモリセルからデータを読み出す間に、第１及び第２ビットライン選択回路は、ローカルビットラインの第１及び第２端をグローバルワードラインに電気的に連結する。 - 特許庁

During the first method, power failure continuation time, and the like are integrated, and at timing in which the integrated value satisfies a condition, the first method is then shifted to the second method to save data from the main memory 1 onto a nonvolatile memory 2, based on power supply.例文帳に追加

そして、第１の方式の時、停電継続時間などを積算し、その積算値が条件を満たすタイミングで第２の方式へ移行させ、給電に基づきメインメモリ１から不揮発性メモリ２へデータを退避させる。 - 特許庁

In the nonvolatile semiconductor memory device having a dummy cell arranged in a cell string, first and second dummy cells are interposed between first and second selection gate transistors and memory cells of both ends connected in series.例文帳に追加

セルストリングに配置されるダミーセルを持つ不揮発性半導体メモリ装置であって、第１及び第２ダミーセルは第１及び第２選択ゲートトランジスタと、直列に連結された両端のメモリセルとの間にそれぞれ挿入される。 - 特許庁

When the first memory 13 is mounted on a slot portion 13a, for the image captured by said imaging unit 24, editing can be performed for combining or exchanging the image with the image recorded in the first memory 13 beforehand.例文帳に追加

そして、第１メモリ１３がスロット部１３ａに装着された際には、上記撮像部２４で撮像した画像について、第１メモリ１３に予め記録されている画像と合成されるか、入れ替えられる編集が可能となる。 - 特許庁

When the memory cartridge M is inserted in the loading part 10 from the case outer surface, the leading piece 15 runs on the first engagement part 24, and the recessed part 16 for engagement is engaged with the first engagement part 24, thus the memory cartridge M is fixed.例文帳に追加

メモリーカートリッジＭを装填部１０にケース外面から差し込むと、先導片１５が第１係合部２４に乗り上がり、係合凹部１６が第１係合部２４と係合して、メモリーカートリッジＭを係合固定する。 - 特許庁

In programming multi-pages in a flash memory device, a first page group and a second page group are formed with respect to each of at least one memory plane by grouping page buffers such that logical odd bitlines and logical even bitlines correspond to one of the first page group and the second page group, respectively.例文帳に追加

少なくとも一つ以上のメモリプレインのそれぞれに対して、ページバッファをグループ化して論理的奇数ビットラインに対応する第１ページグループ及び論理的偶数ビットラインに対応する第２ページグループを形成する。 - 特許庁

A test interface circuit TIC provided between a mixed memory MCR and a test data input/output terminal 9 is provided with a first-in/first-out circuit 10 storing successively test data, and latency of data read out from the mixed memory is adjusted.例文帳に追加

混載メモリ（ＭＣＲ）とテストデータ入出力端子（９）の間に設けられるテストインターフェイス回路（ＴＩＣ）において、テストデータを順次格納するファーストイン・ファーストアウト回路（１０）を設け、混載メモリから読出されたデータのレイテンシを調整する。 - 特許庁

The system asynchronously reflectively writes state information by the first controller to the second memory space, alternatively the system asynchronously reflectively writes state information by the second controller to the first memory space.例文帳に追加

このシステムは、第２のメモリ空間に第１の制御装置により状態情報を非同期的に反射的に書込み、あるいは、第１のメモリ空間に第２の制御装置により状態情報を非同期的に反射的に書込む。 - 特許庁

A system is provided with a bus connected to a processor, a first data route which connects the processor to a first memory and is different from the bus and a second data route which connects the processor to a second memory and is different from the bus.例文帳に追加

プロセッサとつながるバスと、プロセッサに対し第１のメモリへのつながりを提供する、バスとは別の第１のデータ経路と、プロセッサに対し第２のメモリへのつながりを提供する、バスとは別の第２のデータ経路と、を有する。 - 特許庁

A first comparison object address changeover means 134 changes, depending on the input control command, to any value of a first memory address counter 2 that is a comparison object for the data transfer termination address and a second memory address counter 4.例文帳に追加

第１比較対象アドレス切替手段１３４は、入力制御コマンドに基づいて、データ転送終了アドレスとの比較対象となる第１メモリアドレスカウンタ２および第２メモリアドレスカウンタ４の何れかの値に切り替える。 - 特許庁

Each image is successively decoded, each decoded image is successively stored in the frame memories 8 and also, when an empty frame memory 8 does not exist, the frame memory 8, where the first decoded image is stored is first and successively, is overwritten.例文帳に追加

そして、各画面を順次復号して、復号した各画面をフレームメモリに順次保存していくとともに、空いているフレームメモリがないときには、最初に復号した画面が保存されているフレームメモリから順次上書きしていく。 - 特許庁

Shape memory alloys (d7 and d17) with their shape being stored in the first state, and bias springs (d8S and d18S) for transforming the shape memory alloys from the first state into the second state are connected severally to mobile parts (d5 and d15, etc.), so as to constitute an actuator.例文帳に追加

第１状態に形状記憶された形状記憶合金(d7,d17)と、形状記憶合金を第１状態から第２状態へと変形させるバイアスバネ(d8S,d18S)と、をそれぞれ可動部(d5,d15等)に接続してアクチュエータを構成する。 - 特許庁

When first access instruction information is applied from a host system 4, first operation instruction information for accessing an area including a first access area based on the first access instruction information and an area following the first access area is applied to the flash memory module 2.例文帳に追加

ホストシステム４から第１のアクセス指示情報が与えられたときに、第１のアクセス指示情報に基づく第１のアクセス領域と、該第１のアクセス領域に後続する領域とを含む領域にアクセスするための第１の動作指示情報をフラッシュメモリモジュール２に与える。 - 特許庁

The memory cell of SRAM having four transistors has a first area 5a made of a semiconductor material, and the first area has a first transmission transistor 1a and a first driver transistor 2a connected in series, a common terminal of which is a first electric node F.例文帳に追加

４つのトランジスタを持つＳＲＡＭのメモリセルは、半導体材料から形成された第１の領域５ａを有し、この第１の領域は、直列に接続された第１の伝送トランジスタ１ａと第１のドライバトランジスタ２ａとを有し、これらの共通端子は第１の電気ノードＦとなっている。 - 特許庁

The memory controller 1 accesses blocks of a first block group stored in the first and second memories 10, 20 by supplying first and second peculiar addresses (ADA, ADB) different from each other in first timing to activate a first chip select signal (CSO).例文帳に追加

メモリコントローラ１は、第１のチップセレクト信号（ＣＳ０）を活性化する第１のタイミングにおいて、互いに異なる第１および第２の固有アドレス（ＡＤＡ、ＡＤＢ）を供給することで、第１および第２のメモリ１０、２０に格納された第１のブロック群のブロックにアクセスする。 - 特許庁

This memory device includes a first termination device connected to a first pin for receiving a first signal having a first frequency component, and a second termination device connected to a second pin for receiving a second signal having a second frequency component higher than the first frequency component.例文帳に追加

第１周波数成分を有する第１信号を受信する第１ピンに連結される第１ターミネーション装置を含み、前記第１周波数成分より高い第２周波数成分を有する第２信号を受信する第２ピンに連結される第２ターミネーション装置を含むメモリ装置が開示される。 - 特許庁

A sense amplifier SA, whose first end BLS1 is electrically connected to the first bit line, generates one of the first electric potential and the second electric potential at the first end, according to the data contained in the memory cell, and generates the other of the first electric potential and the second electric potential at the second end BLS2.例文帳に追加

センスアンプＳＡは、第１端ＢＬＳ１を第１ビット線と電気的に接続され、且つメモリセルが有するデータに応じて第１端に第１電位および第２電位の一方を発生し、且つ第２端ＢＬＳ２に第１電位および第２電位の他方を発生する。 - 特許庁

In this semiconductor memory device 70, an N^+ layer 6 to be a source or a drain of a memory cell transistor is provided, and a plurality of gates of memory cell transistors and N+ layers 6 are alternately arranged and formed on a first principal plane (front surface) of a semiconductor substrate 1.例文帳に追加

半導体記憶装置７０には、半導体基板１の第１主面（表面）にメモリセルトランジスタのソース或いはドレインとなるＮ^＋層６が設けられ、メモリセルトランジスタのゲートとＮ^＋層６が交互に複数配置形成される。 - 特許庁

A data restoration part copies, when mismatching is detected as a result of comparison, the second information stored in the second memory area to a third memory area, and designates the first memory area as the access destination of the task processing part.例文帳に追加

データ修復部は、比較の結果、不一致が検出されると、第２のメモリ領域に格納されている第２の情報を第３のメモリ領域に複写し、タスク処理部のアクセス先として第３のメモリ領域を指定する。 - 特許庁

The semiconductor circuit is provided with a CPU 103, selectors 104 and 105 connected between a first memory 101 and a second memory 102, and an output signal circuit 106, thereby making the memory space arbitrarily variable when the application is changed.例文帳に追加

第１のＣＰＵ１０３と、第１のメモリ１０１、第２のメモリ１０２の間にセレクタ１０４、セレクタ１０５と、出力信号制御回路１０６とを設け、アプリケーションが変わった場合に、任意にメモリ空間を可変できるようにした。 - 特許庁

The built-in system includes: a first nonvolatile memory (a flash ROM 112) storing the firmware; a second nonvolatile memory (an EEPROM 12) storing a logical expression; a volatile memory (a RAM 113); and a processor 111 connected to them.例文帳に追加

ファームウェアを記憶する第１の不揮発性メモリ（フラッシュＲＯＭ１１２）と、論理式を記憶する第２の不揮発性メモリ（ＥＥＰＲＯＭ１２）と、揮発性メモリ（ＲＡＭ１１３）と、これらに接続されたプロセッサ１１１とを備える。 - 特許庁

A first portion of the memory array includes memory cells (normal row group N_ROWS) to be accessed for read/write during normal operation, and a second portion includes memory cells (configuration row group C_ROWS) to be read when power is turned on.例文帳に追加

メモリアレイの第１の部分は通常動作時の読出書込のためにアクセスされるメモリセル（ノーマル横列群Ｎ＿ＲＯＷＳ）を含み、第２の部分は電源投入時に読み出されるメモリセル（設定用横列群Ｃ＿ＲＯＷＳ）を含む。 - 特許庁

The ferroelectric memory device includes the memory cells, plate lines connected to ends of the memory cells, and a plate line control circuit for supplying a first or second voltage to the plate lines or bringing the plate lines into high impedance.例文帳に追加

メモリセルと、メモリセルの一端に接続されたプレート線と、プレート線に第１の電圧または第２の電圧を供給するか、プレート線をハイインピーダンスにするプレート線制御回路とを備えたことを特徴とする強誘電体メモリ装置。 - 特許庁

When POR of a memory module 1 is performed, first parts P1a to Pna on pages P1 to Pn are read from the NAND-type flash memory 3, and written into a buffer memory 6 after prescribed error correction processing by an error correction part 7.例文帳に追加

メモリモジュール１のＰＯＲ時に、ページＰ１〜Ｐｎの第１部分Ｐ１ａ〜ＰｎａがＮＡＮＤ型フラッシュメモリ３から読み出され、エラー訂正部７によって所定のエラー訂正処理が行われた後、バッファメモリ６に書き込まれる。 - 特許庁

The power supply part 25 activates the operation mode setting part 27 and the nonvolatile memory 23 by using either of the power supplies: a first supply voltage Va to the semiconductor memory 22 and a second supply voltage Vb to the nonvolatile memory 23.例文帳に追加

電源供給部２５は、半導体メモリ２２への第１供給電圧Ｖａおよび不揮発性メモリ２３への第２供給電圧Ｖｂのいずれかの電源で動作モード設定部２７および不揮発性メモリ２３を起動する。 - 特許庁

A shape memory alloy coil 1 is obtained by forming a shape memory alloy wire having a shape-memory property at a living-body-temperature zone or another temperature zone into a coil shape and making it to memorize a tubular shape having a first outside diameter.例文帳に追加

生体温度あるいはその他の温度域において形状記憶性を有する形状記憶合金線を、コイル状に形成して第１の外径を有する円筒状に形状記憶させて形状記憶合金コイル１を得る。 - 特許庁

The semiconductor memory outputs a second read-out strobe signal used for taking-in of second read-out data to the memory controller based on a read-out strobe signal output from the memory controller based on the first read-out strobe signal.例文帳に追加

半導体メモリは、第1読み出しストローブ信号に基づいてメモリコントローラから出力される読み出しストローブ信号に基づいて、第2読み出しデータの取り込みに使用される第2読み出しストローブ信号をメモリコントローラに出力する。 - 特許庁

Then, until the next non-sequential reading occurs, data of the address following the last address of the n addresses are sequentially read from the memory to the second cache memory circuit 280 to be stored without any intervention of the first cache memory circuit 270.例文帳に追加

その後、次の非順次リードがなされるまで、第１のキャッシュ・メモリ回路２７０を介さずに、ｎ個のアドレスの末尾のアドレスに続くアドレスのデータをメモリから第２のキャッシュ・メモリ回路２８０に順次読み出して保存する。 - 特許庁

Each of the first and second memory chips includes an access signal generation block which generates a main access signal for driving access to the main memory and a buffer access signal for driving access to the buffer memory in response to the address and the control signal.例文帳に追加

第１及び第２メモリチップのそれぞれは、アドレス及び制御信号に応答して、メインメモリのアクセスを駆動するメインアクセス信号及びバッファメモリのアクセスを駆動するバッファアクセス信号を発生するアクセス信号発生ブロックを含む。 - 特許庁

This memory is provided with: a nonvolatile memory cell 11 for storing complementary data; a complementary bit line including first and second bit lines BLT and BLB connected to the nonvolatile memory cell 11; and a sense amplifier circuit connected to the complementary bit line.例文帳に追加

相補データを記憶する不揮発性メモリセル１１と、不揮発性メモリセル１１に接続された第１ビット線ＢＬＴと第２ビット線ＢＬＢからなる相補ビット線と、相補ビット線に接続されたセンスアンプ回路と、を備える。 - 特許庁

In this case, the CPU 40 is connected with the second memory part 49 through an address bus 41 and a data bus 43, and the first memory part 48 is connected with a main memory 46 and a peripheral circuit 47 through an address bus 42 and a data bus 44.例文帳に追加

この場合、ＣＰＵ４０は、アドレスバス４１及びデータバス４３を介して第２メモリ部４９に接続され、第１メモリ部４８は、アドレスバス４２及びデータバス４４を介して主メモリ４６及び周辺回路４７に接続される。 - 特許庁

The write-in control circuit 2106 so controls impression of a write-in pulse that amount of charges held by one out of the first memory function body and the second memory function body of the memory element becomes amount corresponding to value of data of many bits.例文帳に追加

書き込み制御回路２１０６は、メモリ素子の第１のメモリ機能体及び第２のメモリ機能体の一方によって保持される電荷の量が多ビットのデータの値に対応する量となるように、書き込みパルスの印加を制御する。 - 特許庁

First of all, a PDA 1 and a memory card 51 are connected and mutually authenticated, and data encrypted by a temporary key shared by authentication are transferred from the PDA 1 to the memory card 51, decrypted by the shared temporary key and stored on the memory card 51.例文帳に追加

まず、PDA１とメモリカード５２が接続されて相互認証され、認証により共有された一時鍵で暗号化されたデータがPDA１からメモリカード５１に転送され、共有の一時鍵で復号されメモリカード５１に記憶される。 - 特許庁

The nonvolatile semiconductor memory comprises a plurality of memory cells 100, each having two MONOS memory cells being controlled by a word gate and control gate 106A and 106B, arranged in first direction and second direction B.例文帳に追加

不揮発性半導体記憶装置はワードゲートとコントロールゲート１０６Ａ，１０６Ｂにより制御される２つのＭＯＮＯＳメモリセルを有するメモリセル１００を、第１の方向，第２の方向Ｂにそれぞれ複数配列して構成される。 - 特許庁

The memory device further has a first set of sense amplifiers dedicated to performing sense amplification only during memory read operations, and a second sense amplifiers dedicated to performing sense amplification only during memory modify operations.例文帳に追加

本メモリ装置は、更に、メモリ読取動作期間中にのみセンスアンプ動作を実施すべく専用の第一組のセンスアンプと、メモリ修正動作期間中にのみセンスアンプ動作を実施すべく専用の第二組のセンスアンプとを有している。 - 特許庁

When the remaining capacity of the first flash memory FL1 becomes zero, the data storage device 10 writes normal data to the second flash memory FL2 while deleting the ECC data already written to the second flash memory FL2.例文帳に追加

また、データ記憶装置１０は、第１フラッシュメモリＦＬ１の残容量がゼロになると、第２フラッシュメモリＦＬ２に対して既に書き込まれたＥＣＣデータを消去しながら、この第２フラッシュメモリＦＬ２にも通常のデータを書き込む。 - 特許庁

The memory cell array of the semiconductor memory device includes a plurality of first memory cells MC each having a structure sandwiching a dielectric material between two electrodes and arranged in an array form, and is divided into a plurality of specifiable areas.例文帳に追加

本発明の半導体記憶装置のメモリセルアレイには、誘電体材料を２つの電極で挟んだ構造をそれぞれ有する複数の第１メモリセルＭＣがアレイ状に配置され、指定可能な複数の領域に区分されている。 - 特許庁

Then, whether or not the counter value of the second memory is smaller than the value of the guaranteed frequency is decided (130), and when the counter value of the second memory is larger than the value of the guaranteed frequency, the write-in of the data in the first memory region is inhibited (140).例文帳に追加

次に、第２メモリのカウンタ値が保証回数の値よりも小さいか否かを判定し（１３０）、第２メモリのカウンタ値が保証回数の値よりも大きい場合、第１メモリ領域に対するデータの書き込みを禁止する（１４０）。 - 特許庁

Next, when the power supply from the main power source is resumed, the memory control means transfers the controlling data to the RAM from the second memory block 70 to execute 'data restoration processing', and erases the data of the first memory block 60.例文帳に追加

次に主電源からの電力供給が再開されたときに、メモリ制御手段は、第２メモリブロック７０からＲＡＭに制御用データを転送して「データ復旧処理」を実行すると共に、第１メモリブロック６０のデータを消去する。 - 特許庁

An image recording and reproducing apparatus 1 is provided with a signal processing and resolution conversion section 11, an image converter 12, a first memory 13, a second memory 15, a memory controller 14, a video signal processor 16, a compression/expansion section 17, and a magnetic recoder/reproducer 18.例文帳に追加

画像記録再生装置１に、信号処理・解像度変換部１１、画像変換手段１２、第１メモリ１３、第２メモリ１５、メモリコントローラ１４、ビデオ信号処理部１６、圧縮・伸長部１７、磁気記録・再生部１８を設ける。 - 特許庁

This semiconductor memory device has: the first nonvolatile memory 111 storing the address management information and user data in each unit; and a second nonvolatile memory 107 performing high-speed rewriting for temporarily storing the address management information, and having a large number of rewriting frequencies.例文帳に追加

アドレス管理情報とユーザデータをユニット毎に記憶する第１の不揮発性メモリ１１１と、アドレス管理情報を一時記憶する高速書き換え、書き換え可能回数が多い第２の不揮発性メモリ１０７を備える。 - 特許庁

Then, the picture of the first frame stored in the incorporated memory of a DRAM, etc., is read during the time T3 and the picture of the first frame is transmitted through a modem card during a time T4.例文帳に追加

そして、時間Ｔ３でＤＲＡＭなどの内蔵メモリに格納された１コマ目の画像を読出し、時間Ｔ４でモデムカードを介して１コマ目の画像を送信する。 - 特許庁