「first memory」に関連した英語例文の一覧と使い方(38ページ目) - Weblio英語例文検索

In another example, a resistance of the memory cell (the first state variable) measured at a relatively low voltage may be independent of a threshold voltage (the second state variable) of the same memory cell.例文帳に追加

別の例では、相対的に低い電圧で計測されるメモリ・セルの抵抗（第１の状態変数）は、同じメモリ・セルの閾値電圧（第２の状態変数）と独立にすることができる。 - 特許庁

When the terminal detects that the distance from the pointer is less than the first threshold, the processor reads the program data from the second memory device if the program data is in the second memory device and executes the processing.例文帳に追加

ポインタとの距離が第１の閾値よりも小さい値を検出すると、プロセッサはプログラムデータが第２のメモリデバイスにある場合は第２のメモリデバイスからプログラムデータを読み出し、実行する。 - 特許庁

In a second memory block MB1 adjacent to the MB0, addresses n to 2n-1 are assigned to the first bits of the memory cell MC respectively, and addresses 0 to n-1 are assigned to the second bits.例文帳に追加

ＭＢ０に隣接する第２メモリブロックＭＢ１において、メモリセルＭＣの第１ビットにはそれぞれｎ〜２ｎ−１のアドレスを、第２ビットには０〜ｎ−１のアドレスを割り当てる。 - 特許庁

A a first scan component detection result memory 111 and a code bit memory 112 are provided as memories used by a digital signal processing circuit that can perform high-speed processing for each element unit.例文帳に追加

高速処理可能なデジタル信号処理回路が使用するメモリとして、各要素単位毎に、最初のスキャン成分検出結果メモリ１１１と、符号ビットメモリ１１２とを設ける。 - 特許庁

The semiconductor integrated circuit device comprises a semiconductor chip (17); a memory array (3) disposed on the semiconductor chip (17); and first, second decoder trains (5-1, 5-2) disposed along both ends of the memory cell array (3).例文帳に追加

半導体チップ（１７）と、半導体チップ（１７）に配置されたメモリセルアレイ（３）と、メモリセルアレイ（３）の両端に沿って配置された第１、第２デコーダ列（５-１、５-２）とを具備する。 - 特許庁

A semiconductor memory has an internal circuit operated according to a first power source voltage and a memory input/output circuit operated according to a second power source voltage, and operated synchronizing with a clock signal.例文帳に追加

半導体メモリは、第１電源電圧に応じて動作する内部回路と第２電源電圧に応じて動作するメモリ入出力回路とを有し、クロック信号に同期して動作する。 - 特許庁

The pixel data of the first frame (reference frame) is stored in a unit A with multiple memory cells in a memory cell array unit 20a arranged in a straight binary form in a direction to which a bit line BL is extending.例文帳に追加

第１のフレーム（参照フレーム）の画素データを、メモリセルアレイ部２０ａの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＡに、ストレートバイナリの形式で記憶する。 - 特許庁

In a ferroelectric memory device 1000, a memory cell consisting of ferroelectric capacitors is formed in a region in which a first signal electrode 12 and a second signal electrode 16 intersect.例文帳に追加

強誘電体メモリ装置１０００は、第１信号電極１２と第２信号電極１６との交差する領域において、強誘電体キャパシタからなるメモリセル２０が形成されている。 - 特許庁

A microprocessor 8 stores the sector data stored in the write buffer in a first memory when the sector data is odd number sector data and the sector data in a second memory 5 when the sector data is even number sector data.例文帳に追加

マイクロプロセッサ８は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第１のメモリ４に、偶数番目のセクタデータの場合には第２のメモリ５に格納する。 - 特許庁

To manage memory during execution of a program by a portable data storage medium having first and second memory areas for storing an object which is generated during the execution of the program.例文帳に追加

プログラムの実行中に生成されるオブジェクトを格納するための第１および第２のメモリ領域を有する携帯型データ記憶媒体によってプログラムの実行中にメモリを管理する。 - 特許庁

The memory card container 66 is arranged in the approximate center of the housing 8, and a memory card 148 is inserted into and pulled out from the opening provided in the first end face (lower end side) 65 of the housing 8.例文帳に追加

メモリーカード収納部６６は、筐体８の略中央部に配置されていて、筐体８の第１の端面（下端面）６５に設けた開口部からメモリーカード１４８を挿抜する。 - 特許庁

The image data input part stores the input image data inputted from the outside or the image data converted in a necessary format in a first area of the external memory through the memory controller.例文帳に追加

画像データ入力部は外部から入力した画像データ又は必要なフォーマット変換を行った画像データを、メモリコントローラを介して外部メモリの第1領域に格納する。 - 特許庁

A digital picture forming apparatus 1 of a picture communication has an image reader 11 comprising a reader unit 19, a first memory 20, a third memory 21 and a specified manuscript judging unit 22.例文帳に追加

画像通信装置であるデジタル画像形成装置１の画像読取装置１１は、読取部１９、第１のメモリ２０、第３のメモリ２１および特定原稿判定部２２を含む。 - 特許庁

An image processor includes a CPU 1, a program memory 2, a RAM 3, an image input means 5, a first image processing part 6, an image memory 9, a second image processing part 11, and a data conversion means 12.例文帳に追加

画像処理装置はＣＰＵ１、プログラムメモリ２、ＲＡＭ３、画像入力手段５、第１画像処理部６、画像メモリ９、第２画像処理部１１、データ変換手段１２を備える。 - 特許庁

When transfer is completed, the CPU further temporarily stores the next divided data 311-3 in the first memory area 321-1 and afterwards similarly simultaneously transfers them to all the memory stick writers.例文帳に追加

転送が終了するとCPUは、さらに次の分割データ３１１−３を第１メモリ領域３２１−１に一度格納した後、同様に、全てのメモリスティック書き込み装置に一斉に転送する。 - 特許庁

A first memory part 31 has an adjusted data memory area 33 provided therein, wherein adjusted data in response to the version of a basic program that is stored in a basic program storage area 32 come to be stored.例文帳に追加

第１記憶部３１には調整データ記憶領域３３が設けられ、基本プログラム記憶領域３２に記憶される基本プログラムのバージョンに応じた調整データが記憶される。 - 特許庁

Image data of an outline part and image data of the other than the outline part are extracted at the outline-extracting means, and transferred to a first memory means 203 and a second memory means 204.例文帳に追加

輪郭抽出手段２０２において輪郭部の画像データおよび輪郭部以外の画像データを抽出し、第１の記憶手段２０３および第２の記憶手段２０４に転送する。 - 特許庁

Afterwards, the multi-value back face image data are read from the second multi-value memory 201 and the first multi-value memory 101, and image-processed by a second image processing part 203, and outputted.例文帳に追加

その後、多値の裏面画像データは、第２の多値メモリ２０１および第１の多値メモリ１０１から読み出されて第２の画像処理部２０３で画像処理が施され、出力される。 - 特許庁

In the memory cell array, multiple nonvolatile memory cells in which a threshold value during erasing is included in a first threshold value distribution and a threshold value during writing is included in a second threshold value distribution are arranged.例文帳に追加

メモリセルアレイは、消去時のしきい値が第１のしきい値分布に含まれ、書き込み時のしきい値が第２のしきい値分布に含まれる複数の不揮発性メモリセルを配置してなる。 - 特許庁

The memory reader/writer 16 then records two types of vein patterns input from a first vein sensor 3 and a second vein sensor 6 as registered data on a memory card 12.例文帳に追加

これにより、第１静脈センサ３や第２静脈センサ６から入力された２種の静脈パターンは、メモリリーダライタ１６によって登録データとしてメモリカード１２に記録される。 - 特許庁

A control circuit 11 applies erasure voltage for making the threshold voltage smaller to the memory cell in the case where the threshold voltage of the memory cell is not first verification voltage or less in erasing data.例文帳に追加

制御回路１１は、データ消去時、メモリセルの閾値電圧が第１ベリファイ電圧以下でない場合にはメモリセルに閾値電圧を小さくするための消去電圧を印加する。 - 特許庁

Address data which the controller receives when accessing the first memory cells and address data which is received from outside when accessing the second memory cells are the same in their data structure.例文帳に追加

第１のメモリセルにアクセスする場合にコントローラが受信するアドレスデータのデータ構造と、第２のメモリセルにアクセスする場合に外部から受信するアドレスデータのデータ構造とは同一である。 - 特許庁

When a monochrome picture is displayed on a color liquid crystal display device 5, an upper one byte and a lower one byte among monochrome picture data are stored respectively in a first frame memory 11 and a second frame memory 12.例文帳に追加

モノクローム画像をカラー液晶表示デバイス５に表示する場合、モノクローム画像データのうち、上位の１バイトを第１フレームメモリ１１に、下位１バイトを第２フレームメモリ１２に蓄積する。 - 特許庁

The multichip package of this invention comprises: a first semiconductor memory which is controlled by a clock signal; and a second semiconductor memory which is controlled by a reverse clock signal.例文帳に追加

本発明のマルチチップパッケージは、クロック信号により制御される第１の半導体メモリ並びにクロック信号及び反転クロック信号により制御される第２の半導体メモリを有する。 - 特許庁

A logical value used in and read from each unit memory cell is defined by a difference in threshold voltage states of the first and second floating body transistor capacitor-less memory cells.例文帳に追加

各単位メモリセルに用いられて各単位メモリセルから読み出しされる論理値は第１及び第２フローティングボディートランジスタ型キャパシタレスメモリセルのスレッショルド電圧状態の差によって定義される。 - 特許庁

When the data are read out, the CPU selects anyone of the first-third memory areas 11, 12, 13 applied with no electric shock, and reads out the data from the selected memory area.例文帳に追加

ＣＰＵ１は、データの読み出し時には、電気的衝撃の受けていない第１乃至第３のメモリエリア１１，１２，１３のいずれか１つを選択し、選択したメモリエアリアからデータを読み出す。 - 特許庁

When the BB is not in the duration, the sub-CPU reads out demonstration image display data from a sub-ROM (Read-Only Memory) with a first rate (> a second rate) to download it to a sub-RAM (Random-Access Memory).例文帳に追加

ＢＢの持ち越し中でない場合、サブＣＰＵはサブＲＯＭからデモ画像表示データを第１速度（＞第２速度）で読み出してデモ画像表示データをサブＲＡＭにダウンロードする。 - 特許庁

When the user connects a USB memory 30 to an access point device first, the access point device generates connection setting information 32b which is to be stored in a storage portion 32 of the USB memory 30.例文帳に追加

まずユーザがＵＳＢメモリ３０をアクセスポイント装置に接続すると、アクセスポイント装置は接続設定情報３２ｂを生成し、これをＵＳＢメモリ３０の記憶部３２に記憶させる。 - 特許庁

Further, the difference of voltage in between the first and the second terminals of the memory element 103 is higher than the breakdown voltage of the transistor 101, and not lower than the voltage necessary for writing in the memory element 103.例文帳に追加

また、記憶素子１０３の第１端子と第２端子の電位差が、トランジスタ１０１の絶縁耐圧より高く、且つ記憶素子１０３の書き込みに必要な電圧以上である。 - 特許庁

Memory cells are irreversibly programmed by applying an irreversible programming signal (I_IRP), such that the nonvolatile memory cells (21a) are made not switchable between the first state and the second state.例文帳に追加

不可逆プログラミング信号（Ｉ_IRP）を加えて、メモリセルを不可逆的にプログラミングすることにより、不揮発性メモリセル（21a）が、第１の状態と第２の状態との間で切り替え不可能となる。 - 特許庁

An optimal configuration extraction processing part 12 extracts the optimal logical memory satisfying the logical conditions from among the first priority candidates so that the use limit of the physical memory and the register can be satisfied.例文帳に追加

最適構成抽出処理部１２は、物理メモリ及びレジスタの使用個数制限を満たすように、最優先候補の中から、論理条件を満たす最適論理メモリを抽出する。 - 特許庁

A write signal is supplied to a memory as a memory write signal through a second gate 14 making an input signal pass through only when the output signal of the first latch circuit 11 is "1".例文帳に追加

ライト信号を、第１ラッチ回路１１の出力信号が“１”のときにのみ、入力信号を通過させる第２のゲート１４を介して、メモリライト信号としてメモリに供給する。 - 特許庁

A data input and output circuit includes a plurality of first selection circuits and second and third selection circuits to input data to a memory cell array or output data read from the memory cell array.例文帳に追加

データ入出力回路は、複数の第１選択回路、および第２、第３選択回路を有し、メモリセルアレイにデータを入力し、またはメモリセルアレイから読み出したデータを出力する。 - 特許庁

A first bus 11 and a second bus 12 are connected to each other via a bus repeater 13 having a buffer memory; and DMA (direct memory access) controllers 22 and 27 are connected to the buses 11 and 12, respectively.例文帳に追加

第１のバス１１と第２のバス１２とはバッファメモリを有するバス中継器１３を介して接続され、各バス１１、１２にはＤＭＡ（ダイレクトメモリアクセス）コントローラ２２、２７が接続される。 - 特許庁

The data comparison means 8 compares first data, which is write data before writing in the memory main body 7 is performed, with second data which is read after the writing in the memory main body 7 is performed.例文帳に追加

データ比較手段８は、書き込みデータでありメモリ本体７に書き込まれる前の第１のデータと、メモリ本体７に書き込まれた後に読み出された第２のデータとを比較する。 - 特許庁

A microprocessor 8 stores the sector data in a first memory 4 if the sector data stored in the write buffer is odd-numbered, and in a second memory 5 if the data is even-numbered.例文帳に追加

マイクロプロセッサ８は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第１のメモリ４に、偶数番目のセクタデータの場合には第２のメモリ５に格納する。 - 特許庁

A drive simulation system 1 (a personal computer body 2) inputs vehicle information of a first vehicle from a USB memory 6 (A) and vehicle information of a second vehicle from a USB memory 6 (B).例文帳に追加

ドライブシミュレーションシステム１（パソコン本体２）は、ＵＳＢメモリ６（Ａ）から第１車両の車両情報を入力し、ＵＳＢメモリ６（Ｂ）から第２車両の車両情報を入力する。 - 特許庁

An information processor currently executes firmware of a hypervisor 1a in a first memory area in a step S1, and stores firmware of a hypervisor 1b in a second memory area in a step S2.例文帳に追加

情報処理装置は、ステップＳ１で第１のメモリ領域内のハイパーバイザ１ａのファームウェアを実行中であり、ステップＳ２で第２のメモリ領域にハイパーバイザ１ｂのファームウェアを格納する。 - 特許庁

The arbitration circuit starts the access operation to the memory according to either the first or the second access request on condition that the memory precharge operation is determined to be completed.例文帳に追加

アービトレーション回路は、メモリのプリチャージ動作が完了したと判断されたことを条件に、第１、第２のアクセス要求のいずれかに応じたメモリへのアクセス動作を開始させる。 - 特許庁

The magnetic memory device includes a memory cell array MCA having a plurality of MTJ elements provided on a coordinate (x, y) on a first plane consisting of perpendicular x- and y-axes.例文帳に追加

磁気記憶装置は、直交するｘ軸およびｙ軸からなる第１平面上の座標（ｘ，ｙ）上に設けられた複数のＭＴＪ素子を有するメモリセルアレイＭＣＡを含む。 - 特許庁

A host computer 10 having an SDRAM I/F and a first data buffer and an SDRAM 12 are connected to a system bus 11, and a NAND flash memory 13 is connected to the system bus 11 through a NAND memory controller 20.例文帳に追加

SDRAM I/F および第１のデータバッファを有するホストコンピュータ１０、SDRAM １２がシステムバス１１に接続され、システムバスにはNANDメモリコントローラ２０を介してNANDフラッシュメモリ１３が接続されている。 - 特許庁

The second MCU has a second memory for storing the conference setting for the first communication endpoint received from the first MCU, a second processor communicated with the second memory normalizing the conference setting and executing a second conference relating to the first communication endpoint according to the conference setting received from the first MCU.例文帳に追加

前記第２ＭＣＵは、第１通信エンドポイント用に会議セッティングを記憶する第２メモリと、前記会議セッティングは、第１ＭＣＵから受領し、前記第２メモリと通信する第２プロセッサと、前記第２プロセッサは、前記会議セッティングを正規化し、前記第１ＭＣＵから受領した会議セッティングに従って、前記第１通信エンドポイントの関連する第２会議を実行する。 - 特許庁

A resistance variation memory includes: a first conductive line L2(i) extending to a first direction; a second conductive line L3(j) extending to a second direction intersecting with the first direction; and a cell unit CU2 comprising a memory element 17 and rectifying elements 13, 14, 15 connected in series between the first conductive line and the second conductive line.例文帳に追加

本発明の例に係わる抵抗変化メモリは、第一方向に延びる第一導電線Ｌ２（ｉ）と、第一方向に交差する第二方向に延びる第二導電線Ｌ３（ｊ）と、第一導電線と第二導電線との間に直列接続されるメモリ素子１７及び整流素子１３，１４，１５から構成されるセルユニットＣＵ２とを備える。 - 特許庁

The second information is stored in a memory means, in its storing operation, the first information in circumference of the position expressed by the information is stored in association with the second information, the first information and the second information stored are deleted from the memory means when halted to newly capture the first information in the circumference of the first information.例文帳に追加

第２情報は、記憶手段に記憶され、その記憶に際して、当該情報の表す位置の周辺における第１情報が第２情報に対応付けられて記憶され、記憶された第１情報および第２情報は当該第１情報の周辺に新たに第１情報が取得されなくなったときに記憶手段から消去される。 - 特許庁

The read-out time of the data to the first memory cell MCO is so set as to be made shorter than the read-out time of the reference potential to the first reference cell RMCO or the write time of the data to the first memory cell is so set as to be made shorter than the write time of the reference potential to the first reference cell RMCO.例文帳に追加

第１のメモリセルＭＣ０に対するデータの読み出し時間は、第１のリファレンスセルＲＭＣ０に対する参照電位の読み出し時間よりも短いか、又は第１のメモリセルに対するデータの書き込み時間は、第１のリファレンスセルＲＭＣ０に対する参照電位の書き込み時間よりも短くなるように設定されている。 - 特許庁