「first memory」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

In a state where the display device is first initialized, a pixel clock and a memory reading clock are set to the largest values.例文帳に追加

ディスプレイ装置が初期化されている状態では、ピクセル・クロックおよびメモリ読出しクロックは最大値に設定されている。 - 特許庁

Each one of the plurality of EUD buses has a first end coupled to a corresponding one of the plurality of directors and a second end coupled to the memory.例文帳に追加

各EUDバスは第１端を複数のデイレクタの対応する１つに接続し、第２端をメモリに接続している。 - 特許庁

The controller first divides a logical space of the memory storage device into multiplex areas each of which belongs to a specific drive.例文帳に追加

コントローラは、最初に、そのメモリー記憶装置の論理空間をそれぞれ特定のドライブに属する多重区域に分割する。 - 特許庁

The first and second waveform data showing a power source and a DUT are stored respectively in a memory by using a waveform storage device.例文帳に追加

波形記憶装置を用いて、電源及びＤＵＴを表す第１及び第２波形データをそれぞれメモリに記憶する。 - 特許庁

When the data accumulation amount gets to a threshold value A2 at a time T11, data are outputted from the memory at a first high speed reproducing speed 6V.例文帳に追加

時刻Ｔ１１でしきい値Ａ２に達すると、メモリからの出力は第１の高速再生速度の６Ｖとする。 - 特許庁

When image recording is started, first the TOC data in the TOC memory 109 are stored in a TOC area of a disk 112.例文帳に追加

画像の記録が開始されると、まずＴＯＣメモリ１０９のＴＯＣデータをディスク１１２のＴＯＣエリアに記録する。 - 特許庁

An imaging apparatus includes an imaging unit, a memory, a subject tracking unit, a case, a first operating member, and a second operating member.例文帳に追加

撮像装置は、撮像部と、メモリと、被写体追尾部と、筐体と、第１操作部材と、第２操作部材とを備える。 - 特許庁

Each main string includes first and second substrings each of which includes a plurality of memory cell transistors.例文帳に追加

それぞれのメインストリングは、複数のメモリセルトランジスタをそれぞれ備える第１サブストリングと第２サブストリングとをそれぞれ備える。 - 特許庁

Music information and image information related to the music information are recorded in said first memory 13 beforehand.例文帳に追加

この第１メモリ１３には、音楽情報と該音楽情報に関連付けされた画像情報とが予め記録されている。 - 特許庁

To provide a method for enabling a first processor to access a memory associated with a second processor.例文帳に追加

第２のプロセッサに関連付けられたメモリに第１のプロセッサがアクセスすることを可能にするための方法を提供すること。 - 特許庁

This device controlling the flash memory includes the flash memory storing its own control information, a first memory storing a programming code for controlling the flash memory, a control part substituting the control information for the programming code to generate a control code for controlling the flash memory, and a transmission/receipt part transmitting the control code.例文帳に追加

フラッシュメモリを制御する装置は、自身の制御情報を格納するフラッシュメモリと、前記フラッシュメモリを制御するためのプログラミングコードを格納する第１メモリと、前記プログラミングコードに前記制御情報を代入することによって、前記フラッシュメモリを制御するための制御コードを生成する制御部と、および前記制御コードを送信する送受信部とを含む。 - 特許庁

The printer controller includes: the memory having a protective area for storing the data of a protection object; a memory control means for controlling access to the memory; a first access request means for requesting the access to the memory through the CPU; and a second access request means for requesting the access to the memory through the DMA.例文帳に追加

保護対象のデータを格納するための保護領域を有するメモリと、前記メモリに対するアクセスを制御するメモリ制御手段と、ＣＰＵを経由して前記メモリに対するアクセスを要求する第１のアクセス要求手段と、ＤＭＡを経由して前記メモリに対するアクセスを要求する第２のアクセス要求手段と、を備えるプリンタコントローラである。 - 特許庁

When a power is started to supply to a second memory 104, and when a data transmission request is received, a first CPU 101 sequentially generates memory block identifiers each of which specifies each memory block in a predetermined order, writes data into the memory blocks in a predetermined order, and writes the memory block identifiers into a transfer management table 205.例文帳に追加

第１のＣＰＵ１０１は、第２のメモリ１０４に対する電源の供給が開始された場合においてデータ送信要求を受けた際に、各々のメモリブロックを所定の順番で特定するメモリブロック識別子を順次生成し、所定の順番に従ってメモリブロックにデータを書き込むとともにメモリブロック識別子を転送管理テーブル２０５に書き込む。 - 特許庁

The semiconductor memory device includes: a plurality of memory macros 10, 20, 30 including memory cells 12, 22, 32 and surrounding circuits 13, 23, 33 driving the memory cells; first power switches 11, 21, 31 controlling power supply to the memory cells; and a second power switch 40 controlling power supply to the surrounding circuits.例文帳に追加

本発明にかかる半導体記憶装置は、メモリセル１２、２２、３２と当該メモリセルを駆動する周辺回路１３、２３、３３とを備える複数のメモリマクロ１０、２０、３０と、メモリセルへの電源供給を制御する第１の電源スイッチ１１、２１、３１と、周辺回路への電源供給を制御する第２の電源スイッチ４０と、を備える。 - 特許庁

This method requires a step of evaluating the state of a live memory flag 305, and a step 514 for storing network performance data into a first memory element 301, if the live memory flag 305 indicates an affirmative value, and a step 520 for storing network performance data into a second memory element 302, if the live memory flag 305 indicates a negative value.例文帳に追加

この方法では、ライブ・メモリ・フラグ３０５の状態を評価するステップと、ライブ・メモリ・フラグ３０５が肯定値を示している場合には、第１のメモリ素子３０１にネットワーク性能データを記憶するステップ５１４と、ライブ・メモリ・フラグ３０５が否定値を示している場合には、第２のメモリ素子３０２にネットワーク性能データを記憶するステップ５２０が求められる。 - 特許庁

The multiprocessor system comprises a plurality of processors and a shared memory, a shared memory area includes a notification memory area allocated to each processor to perform message exchange between the area and the processor, and a data acquisition request is written in the notification memory area when a first processor acquires data in an allocated memory area of a second processor.例文帳に追加

複数のプロセッサと共有メモリから構成され、共有メモリ領域は各プロセッサに割り当てられて領域とプロセッサ間のメッセージ交換を行うための通知メモリ領域とを含んでおり、第１のプロセッサが第２のプロセッサの割り当てメモリ領域内のデータを取得する場合には、データ取得要求を通知メモリ領域に書き込む。 - 特許庁

The memory cell array is provided with a first memory cell area where data are written according to whether or not electrons 90 are injected into a floating gate 29 of a memory transistor 23 and a second memory cell area where data are written according to whether or not a p-type impurity area 55 functioning as a channel area is formed in a memory transistor 43.例文帳に追加

メモリセルアレイは、メモリトランジスタ２３のフローティングゲート２９に電子９０が注入されるか否かでデータの書き込みが行われる第１のメモリセル領域と、メモリトランジスタ４３にチャネル領域として機能するｐ型の不純物領域５５が形成されるか否かでデータが書き込まれる第２のメモリセル領域とを有している。 - 特許庁

The memory means 10 is shared by first-fourth data input/output means 1-4, and the data are inputted and outputted between the data input/output means 1-4 and the memory means 10.例文帳に追加

このメモリ手段１０は、第１〜第４のデータ入出力手段１〜４で共用され、これ等データ入出力手段１〜４とメモリ手段１０との間でデータが入出力される。 - 特許庁

The first writing means writes data written in the second storage device into the main memory and writes write location information indicating a write location of the data in the second storage device into the main memory.例文帳に追加

第１書込手段は、第２記憶装置に書き込まれるデータをメインメモリに書き込み、データの第２記憶装置内の書き込まれる位置を示す書き込み位置情報をメインメモリに書き込む。 - 特許庁

The respective data blocks in which the re-transmissions is needed among the transmitted data blocks are tagged and stored in a second memory (815A), having a higher order of priority than that of the first memory (815B).例文帳に追加

送信されたデータブロックのうち再送が必要な各データブロックには標識が付けられ、第１のメモリ（８１５Ｂ）よりも高い優先順位をもつ第２のメモリ（８１５Ａ）に格納される。 - 特許庁

The position of the driven member is controlled in the first direction where the shape memory alloy is restored and in the second direction where the energizing means changes the dimensions of the shape memory alloy.例文帳に追加

被駆動部材の位置は、形状記憶合金が記憶寸法に復帰する第１方向と、付勢手段が形状記憶合金の寸法を変化させる第２方向と、において制御される。 - 特許庁

Information representing addresses concerning a preset reference flaw (quasi-defective pixel), and a defective pixel being in the CCD 10 is stored beforehand in a first memory 15 and a second memory 21.例文帳に追加

第１のメモリ１５及び第２のメモリ２１に、ＣＣＤ１０に存在する欠陥画素、及び予め設定された基準キズ（疑似欠陥画素）に関するアドレスを示す情報を記憶しておく。 - 特許庁

A device, a system, a method, and a product work for detecting an input/output access action associated with a configuration memory address and a first memory address bit size.例文帳に追加

装置及びシステム、及び方法並びに製品は、コンフィギュレーションメモリアドレス及び第一のメモリアドレスビットサイズに関連される入力／出力アクセス動作を検出するために動作する。 - 特許庁

Each of the transmitted data blocks that need to be transmitted is marked and temporarily stored in a second memory (815A) having a higher priority than the first memory (815B).例文帳に追加

送信されたデータブロックのうち再送が必要な各データブロックには標識が付けられ、第１のメモリ（８１５Ｂ）よりも高い優先順位をもつ第２のメモリ（８１５Ａ）に格納される。 - 特許庁

The device is formed in a manner that a one-port memory cell array 11 and a two-port memory cell array 12 on which a plurality of word lines WL 1 for a first port is commonly provided are mixed on one chip.例文帳に追加

共通に第１ポート用ワード線ＷＬ１が設けられる１ポートメモリセルアレイ１１と２ポートメモリセルアレイ１２とを１チップ上に混在させて半導体記憶装置を構成する。 - 特許庁

A first IC includes a nonvolatile memory in which a beforehand acquired adjustment data about an internal component section is stored and an interface section provided between a nonvolatile memory and outside.例文帳に追加

第１のＩＣには、内部構成部についての事前取得調整データが記憶される不揮発性メモリと、不揮発性メモリと、外部との間に設けられるインターフェース部とを備える。 - 特許庁

The capacity of the memory cell consisting of a first DRAM section 102 with large working speed is made larger than the capacity of the memory cell consisting a second DRAM section 103 with small working speed.例文帳に追加

動作速度が大きい第１のＤＲＡＭ部１０２を構成するメモリセルの容量を、動作速度が小さい第２のＤＲＡＭ部１０３を構成するメモリセルの容量よりも大きくする。 - 特許庁

Information on one bit is recorded by making the memory into the third state or not, and information on two bits is recorded by making the memory into the first state or the second state or not.例文帳に追加

上記の第３の状態にするかしないかにより、１ビットの情報が記録され、第１及び第２の状態にするかしないかにより、２ビットの情報が記録される。 - 特許庁

A CPU 45 preprocesses the projection data RAW read from a second memory 46, generates projection data APRE, and write them in a first memory 43 via NIC (Network Integrated Circuit) 42.例文帳に追加

ＣＰＵ４５は、第２のメモリ４６から読み出した投影データＲＡＷを前処理して投影データＡＰＲＥを生成し、これをＮＩＣ４２を介して第１のメモリ４３に書き込む。 - 特許庁

The first and the second blocks of the physical memory cell and the additional block of the virtual memory cell can be independently read in order to provide whole of three blocks of read data.例文帳に追加

前記実際的メモリセルの第１および第２ブロック、そして仮想的メモリセルの追加的なブロックは、読み出しデータの３ブロック全体を提供するために独立に読み出すことができる。 - 特許庁

The second memory 532, after storing 5-bit image data read out of the first memory 531, reads the stored 5-bit data as image data Pd in accordance with the image data Cd.例文帳に追加

第２メモリ５３２は、第１メモリ５３１から読み出された５ビットの画像データを記憶した後、記憶した５ビットのデータを画像データＣdに合わせて画像データＰdとして読み出す。 - 特許庁

In reading, one of the first memory cell MCmn-1 and the second memory cell MCmn from which information is not read, is used as a verify cell in writing the other cell where information is read.例文帳に追加

読み出しおいて、情報を読み出されない第１メモリセルＭＣｍｎ−１と第２メモリセルＭＣｍｎのうちの一方を、情報が読み出される他方の書き込み時のベリファイセルとして用いる。 - 特許庁

When data are read out from memory cells (MC1, DMC1), first, read-out operation (HD1-HD4) of a direction, in which polarization inversion is performed for a reference memory cell DMC1 is repeated plural times.例文帳に追加

メモリセル（ＭＣ１，ＤＭＣ１）からデータを読み出す際に、まず、リファレンスメモリセルＤＭＣ１に対して分極反転を伴う方向の読み出し動作（ＨＤ１〜ＨＤ４）を複数回繰り返す。 - 特許庁

When the update is available, a transfer processing section newly selects the selected routing information from the routing information of the first memory and performs an updating process of the selected routing information of the second memory.例文帳に追加

転送処理部は、更新可能な場合、第１メモリのルーティング情報から選択ルーティング情報を新たに選択して、第２メモリの選択ルーティング情報の更新処理を行う。 - 特許庁

Silence control part of the first to third receiving parts 31 to 33 controls data quantity of silence data read out from the second FIFO memory in accordance with data quantity stored in the second FIFO memory.例文帳に追加

第１〜第３受信部３１〜３３の無音制御部は、第２ＦＩＦＯメモリに記憶したデータ量に応じて、第２ＦＩＦＯメモリから読み出す無音データのデータ量を制御する。 - 特許庁

Then, if the power supply switch is switched from OFF to ON, control information stored in the flash memory of the first control section is stored in the memory of the sub-control substrate of the second control section.例文帳に追加

そして、電源スイッチをＯＦＦからＯＮに切り替えると、第１制御部のフラッシュメモリに記憶された制御情報が、第２制御部の副制御基板のメモリに記憶される。 - 特許庁

Memory cells disposed in a matrix are included, a word line is connected to a gate of the memory cells, a local bit line LBLd is connected to a drain, and a first or second local bit line LBLS is connected a source.例文帳に追加

行列状に配置されたメモリセルを含み、メモリセルのゲートにワード線が接続され、ドレインにローカルビット線LBLdが接続され、ソースに第１または第２のローカルビット線LBLSが接続される。 - 特許庁

In an information processor, when reading data from a nonvolatile memory 150, a first CPU 110 requests reading of data for a portion of management unit in a JFFS2 to a flash memory control part 140.例文帳に追加

不揮発性メモリ１５０からデータを読み出すにあたり、第１ＣＰＵ１１０がフラッシュメモリ制御部１４０に、ＪＦＦＳ２における管理単位分のデータの読み出しを要求する。 - 特許庁

The image processing apparatus includes a document table 11, document feeder 13, opening sensor 16, image reading unit 10, operation unit 4, first memory 51a, second memory 51b, and control unit 50.例文帳に追加

画像処理装置は、原稿台１１、原稿送り部１３、開閉センサ１６、画像読取部１０、操作部４、第１のメモリ５１ａ、第２のメモリ５１ｂ、および制御部５０を有する。 - 特許庁

A control circuit 22 of the semiconductor memory 2 generates a 10 bit address with the first address information as a high order 4 bit and the second address information as a low order 6 bit, and outputs it to a memory array 21.例文帳に追加

半導体メモリ２のコントロール回路２２は、第１アドレス情報を上位４ビット、第２アドレス情報を下位６ビットとして１０ビットのアドレスを生成し、メモリアレイ２１に出力する。 - 特許庁

The memory 15 includes a first static zone 100 for storing data and/or parameters in fixed memory locations and a second dynamic zone 101 for storing data records of different types.例文帳に追加

メモリ（１５）には、データおよび／またはパラメータを固定されたメモリ位置に保管する第１の静的ゾーン（１００）と、異なるタイプのデータの記録を保管する第２の動的ゾーン（１０１）が含まれる。 - 特許庁

The semiconductor storage device 70 has an insulating film 9 formed between gates of memory transistors and between the gates of the memory transistor and the gate of a selection transistor with a first gate insulating film 4 interposed.例文帳に追加

半導体記憶装置７０には、メモリトランジスタのゲート間、及びメモリトランジスタのゲートと選択トランジスタのゲート間には第１のゲート絶縁膜４を介して絶縁膜９が形成される。 - 特許庁

A memory system 10 includes first and second channels each including non-volatile memories 21-0, 21-1 and memory interfaces 15-0, 15-1 for accessing the non-volatile memories 21-0, 21-1, respectively.例文帳に追加

メモリシステム１０は、不揮発性メモリ２１−０，２１−１と、不揮発性メモリをアクセスするメモリインタフェース１５−０，１５−１とをそれぞれが含む第１及び第２のチャネルを含む。 - 特許庁

A first trench for an element isolation region of a memory cell region and a second trench for an element isolation region of a peripheral circuit region of the memory cell are simultaneously formed in the surface of a semiconductor substrate.例文帳に追加

メモリセル領域の素子分離領域用の第１の溝と、メモリセルの周辺回路領域の素子分離領域用の第２の溝を半導体基板上に同時に形成する。 - 特許庁

By utilizing this, an RMW circuit 5 determines the added value of stored values in the addresses (2s, 2t), (2s+1, 2t), (2s, 2t+1), (2s+1, 2t+1) of the first hierarchy memory 2 and writes it in the address (s, t) of the second hierarchy memory 3.例文帳に追加

これを利用して、ＲＭＷ回路５では、第１階層メモリ２のアドレス(2s,2t),(2s+1,2t),(2s,2t+1),(2s+1,2t+1)の記憶値の加算値が求められ、第２階層メモリ３のアドレス(s,t)に書き込まれる。 - 特許庁