「first memory」に関連した英語例文の一覧と使い方(40ページ目) - Weblio英語例文検索

The semiconductor storage device provided with memory cells for storing the data in accordance with whether electric charges such as an electron are accumulated or not in a floating gate FG, has a feature that the data desirable to be restored are stored by making these memory cells to a first memory cell Q2 having a first charge exchange capability and a second memory cell Q3 having a second charge exchange capability.例文帳に追加

本発明は、フローティングゲートＦＧに電子などの電荷を蓄積するまたはしないことによりデータを記憶するメモリセルを有する半導体記憶装置において、そのメモリセルを第１の電荷交換能力を持つ第１のメモリセルＱ２と第２の電荷交換能力を持つ第２のメモリセルＱ３にすることで、復活させたいデータを記憶させることを特徴とする。 - 特許庁

The nonvolatile memory circuit is constituted of: a plurality of nonvolatile memory cells 10 to 13 each having a first terminal, a second terminal and a control terminal; a level shift circuit 2 for applying voltages of prescribed levels to the first terminals of the plurality of the nonvolatile memory cells; and a plurality of switching transistors 40 to 43 disposed at the respective second terminals of the plurality of the nonvolatile memory cells.例文帳に追加

第１の端子、第２の端子および制御端子を有する複数の不揮発性メモリセル１０〜１３と、該複数の不揮発性メモリセルの第１の端子に対して所定レベルの電圧を印加するレベルシフト回路２と、前記複数の不揮発性メモリセルの第２の端子にそれぞれ設けられた複数のスイッチ用トランジスタ４０〜４３とを備えるように構成する。 - 特許庁

A memory management device 1 manages arrangement hint information 14 that is a hint generated based on a property of each piece of data stored in at least one of a first semiconductor memory and a nonvolatile second semiconductor memory having an accessible upper limit frequency smaller than the first semiconductor memory, determining an arrangement area of each piece of the data.例文帳に追加

本発明の一態様に係るメモリ管理装置１は、第１の半導体メモリと、第１の半導体メモリよりもアクセス可能上限回数の小さい不揮発性の第２の半導体メモリとのうちの少なくとも一方に記憶される各データの特性に基づいて生成され、当該各データの配置領域を決定するヒントとなる配置ヒント情報１４を管理する。 - 特許庁

In the write operation of the NAND-type flash memory, a row decoder applies a first voltage lower than a voltage applied to a control gate of other memory cells of a NAND string to a control gate of a first memory cell adjacent to a drain side selection gate transistor in NAND strings to cut off an area between the other memory cells of the NAND strings and the drain side selection gate transistor.例文帳に追加

ＮＡＮＤ型フラッシュメモリの書き込み動作時において、ロウデコーダは、ＮＡＮＤストリングのうちドレイン側選択ゲートトランジスタに隣接する第１のメモリセルの制御ゲートに、ＮＡＮＤストリングの他のメモリセルの制御ゲートに印加される電圧よりも低くい第１の電圧を、前記ＮＡＮＤストリングの他のメモリセルと前記ドレイン側選択ゲートトランジスタとの間をカットオフするように、印加する。 - 特許庁

A memory management device 32A manages arrangement hint information 14 that is generated based on a property of data stored in at least one of a first semiconductor memory and a nonvolatile second semiconductor memory which has limitations in the number of permitted accesses smaller than the first semiconductor memory and gives a hint for determining an arrangement area of the data.例文帳に追加

本発明の一態様に係るメモリ管理装置３２Ａは、第１の半導体メモリと、第１の半導体メモリよりもアクセス可能上限回数の小さい不揮発性の第２の半導体メモリとのうちの少なくとも一方に記憶される各データの特性に基づいて生成され、当該各データの配置領域を決定するヒントとなる配置ヒント情報１４を管理する。 - 特許庁

The storage device includes: an interface 11 capable of receiving a content search request; a first memory block storing a file 121 and an inverted file 122 corresponding to a content included in the file 121; a second memory block 13 storing a file search table 131; and a controller 14 for controlling signal transmission and reception of the interface 11, the first memory block 12 and the second memory block 13.例文帳に追加

コンテンツの検索要求が入力可能なインターフェース１１と、ファイル１２１と、ファイルが含むコンテンツに対応する転置ファイル１２２とを格納する第１のメモリブロック１２と、ファイル検索テーブル１３１を格納する第２のメモリブロック１３と、インターフェース１１と第１のメモリブロック１２と第２のメモリブロック１３の信号送受信を制御するコントローラ１４とを備える。 - 特許庁

The semiconductor memory is composed of a transistor TRA for selection (A) and a memory cell MCAM composed of a first electrode 21, a capacitor layer 22 and a second electrode 23 (B), the first electrode 21 is connected, via the transistor TRA for selection, to a bit line BLA and a thermal diffusion layer 25 is formed on or above the memory cell MCAM or under or below the memory cell.例文帳に追加

半導体メモリは、（Ａ）選択用トランジスタＴＲ_Aと、（Ｂ）第１の電極２１とキャパシタ層２２と第２の電極２３とから成るメモリセルＭＣ_AMから構成され、第１の電極２１は選択用トランジスタＴＲ_Aを介してビット線ＢＬ_Aに接続され、メモリセルＭＣ_AMの上若しくは上方、あるいは又、メモリセルの下若しくは下方には、熱拡散層２５が形成されている。 - 特許庁

The switching input judging device is provided with the first memory which has a plurality of area to store on/off information of a plural number of switches, the second memory which has a plurality of area to store address information of on-status switches detected by searching the first memory, and a control means which determines which switch is pushed from the address information of the second memory.例文帳に追加

スイッチ入力判定装置は、複数のスイッチのオン、オフ情報を格納するための複数の領域を有する第１のメモリと、前記第１のメモリを検索することによって検出されたオン状態のスイッチのアドレス情報を格納する複数の領域を有する第２のメモリと、前記第２のメモリのアドレス情報からどのスイッチが押されたかを判断する制御手段、を備えている。 - 特許庁

The rudders are so constituted that symmetrical rudder actions are effected when the first rudder 17 is moved in the prescribed first direction by the shape memory alloy 21 of the monostable type shape memory alloy actuator for the rudder 17 and when the second rudder 19 is moved in the prescribed second direction by the shape memory alloy 23 of the monostable type shape memory alloy actuator for the rudder 19.例文帳に追加

第一の舵１７がこの舵１７用の単安定型形状記憶合金アクチュエータの形状記憶合金２１により所定の第一の方向に動かされたときと、第二の舵１９がこの舵１９用の単安定型形状記憶合金アクチュエータの形状記憶合金２３により所定の第二の方向に動かされたときとでは、対称的な舵作用がなされるようにする。 - 特許庁

An in-vehicle device 2 comprises a first telephone book data memory region 6a and a second telephone book data memory region 6b, and exclusively controls so as to define one of the first telephone book data memory region 6a and the second telephone book data memory region 6b as an object of telephone book data transfer processing and the other as an object of telephone book data utilizing processing.例文帳に追加

車載装置２は、第１の電話帳データ記憶領域６ａ及び第２の電話帳データ記憶領域６ｂを有し、第１の電話帳データ記憶領域６ａ及び第２の電話帳データ記憶領域６ｂのうち一方を電話帳データ転送処理の対象とすると同時に他方を電話帳データ利用処理の対象とするように排他的に管理する。 - 特許庁

The microcomputer comprises a nonvolatile memory for storing optimization data to be used to optimize the operation of the microcomputer and an optimization circuit for synchronizing with a first clock to read memory optimization data being the optimization data to be used to optimize the operation of the nonvolatile memory from the nonvolatile memory and executing the operation optimization of the nonvolatile memory on the basis of the memory optimization data.例文帳に追加

マイクロコンピュータの動作の最適化に用いられる最適化データを格納する不揮発性メモリと、第１クロックに同期して前記不揮発性メモリから、前記不揮発性メモリの動作の最適化に用いられる最適化データであるメモリ最適化データを読み出し、前記メモリ最適化データに基づいて前記不揮発性メモリの動作の最適化を実行する最適化回路とを具備するマイクロコンピュータを構成する。 - 特許庁

When detecting that a power is starting to be turned off, data saving from a system memory to a nonvolatile memory is started, and first timing information showing a point of time when data saving completes and second timing information showing a point of time when the power is turned off are stored in the nonvolatile memory.例文帳に追加

電源がオフし始めたことを検知したとき、システムメモリから不揮発メモリへのデータ退避を開始し、退避完了時点を示す第１タイミング情報と、電源オフ時点を示す第２タイミング情報とを不揮発メモリに記憶する。 - 特許庁

In the electronic endoscopic equipment 10 adjustable in white balance constituted so as to connect a video scope 20 and a processor 30, white balance data set by adjusting white balance is recorded on both of an EEPROM (first memory) 28 and a white balance related memory (second memory) 41.例文帳に追加

ビデオスコープ２０とプロセッサ３０とが接続可能な電子内視鏡装置１０において、ホワイトバランス調整によって設定されたホワイトバランスデータを、ＥＥＰＲＯＭ（第１メモリ）２８とホワイトバランス関連メモリ（第２メモリ）４１の両方に記録する。 - 特許庁

Image information which is included in a reference region corresponding to the encoding block of this time and which is not arranged in a second memory 103 amongimage information of a reference frame arranged in a first memory 104 is copied in the second memory 103.例文帳に追加

また第１メモリ１０４に配置されている参照フレームの画像情報の内で、今回の符号化ブロックに対応する参照領域に含まれており、かつ第２メモリ１０３に配置されていない画像情報を第２メモリ１０３にコピーする。 - 特許庁

A frame synchronizer 10 is composed of a buffer memory 14 for sequentially storing an input image data stream supplied in synchronism with a first synchronizing signal and of a memory control part 15 for reading image data from the buffer memory 14 in synchronism with a second synchronizing signal.例文帳に追加

フレームシンクロナイザ１０は、第１の同期信号に同期して供給される入力映像データストリームを順次記憶するバッファメモリ１４と、第２の同期信号に同期してバッファメモリ１４から映像データを読み出すメモリ制御部１５とを有する。 - 特許庁

A bit configuration of address data allocated to the memory 42 is divided into two on the upper bit side and the lower bit side; and the upper bit side is allocated to a first memory array 42A and the lower bit side is allocated to a second memory array 42B.例文帳に追加

メモリ４２に割り当てられるアドレスデータのビット構成は、上位ビット側と下位ビット側の２つに分割されており、前記上位ビット側が第１メモリアレイ４２Ａに割り当てられ、前記下位ビット側が第２メモリアレイ４２Ｂ割り当てられている。 - 特許庁

The memory cell has a second electrode facing a plug-state first electrode with a memory material layer inserted therebetween, and the memory material layer has a projection or a recess, in the vicinity of a part facing the plug-state electrode.例文帳に追加

本発明の骨子は、プラグ状の第１の電極とメモリ材料層を挟んで対向する、広がりを持った第２の電極を有し、前記メモリ材料層が、上記プラグ状電極に対向する部分の近傍に凸部又は凹部を有することである。 - 特許庁

For example, when the number of memory areas in which data which can be erased are written reaches a certain number, the control circuit performs preliminary erasure control to preliminarily erase the data which can be erased from the memory areas corresponding to the first flag showing that the memory area is empty.例文帳に追加

前記制御回路は、例えば消去可能データが書かれているメモリ領域の数がある一定数となった時、空きを示す第１フラグに応ずるメモリ領域に対して消去可能データを予め消去するプレ消去制御を行う。 - 特許庁

And the column selecting section 27 selects one memory cell column in a first mode, and connects a bit line BL or BL# connected to one selecting memory cell and reference data lines DLr0, DLr1 connected to the dummy memory cells to a data read-out circuit 60.例文帳に追加

列選択部２７は、第１のモードでは、１つのメモリセル列を選択して、１個の選択メモリセルと接続されたビット線ＢＬまたはＢＬ♯と、ダミーメモリセルと接続された参照データ線ＤＬｒ０，ＤＬｒ１をデータ読出回路６０と接続する。 - 特許庁

A channel selection preset memory 30 has a first memory group 31 and a second memory group 32 so as for other channel to be registered in the same preset key.例文帳に追加

これを受信契約しプリセットキー等にメモリしていると、子供等がそのプリセットキーを操作するとき、パスワードの入力を促す画面等が出て受信契約していることを知られ、あるいは知らずにそのプリセットキーに対して、他のチャンネルを登録されてしまう。 - 特許庁

The flash memory includes a non-volatile memory cell array, an error correction circuit for correcting an error in first phase data stored in the non-volatile memory array and outputting second phase data, and a phase register for storing the second phase data.例文帳に追加

本発明はフラッシュメモリ装置に係り、非揮発性メモリセルアレイ、前記非揮発性メモリセルアレイに貯蔵された第１フューズデータをエラー訂正して、第２フューズデータで出力するエラー訂正回路と、前記第２フューズデータが貯蔵されるフューズレジスタを含む。 - 特許庁

The device is provided with memory banks BANK 0 to 3, a first internal voltage generating circuit VPERIACTG of which the one piece is allocated to the four memory banks, and second internal voltage generating circuit VPERIACTU1, VPRELACTD1 of which the one piece is allocated to two memory banks.例文帳に追加

メモリバンクＢＡＮＫ０〜３と、４個のメモリバンクに対して１個割り当てられた第１の内部電圧発生回路ＶＰＥＲＩＡＣＴＧと、２個のメモリバンクに対して１個割り当てられた第２の内部電圧発生回路ＶＰＥＲＩＡＣＴＵ１，ＶＰＲＥＩＡＣＴＤ１とを備える。 - 特許庁

A power source generating section 150 generates an erasion potential for erasion operation for data stored in a memory cell, and generates variably a first potential given to the memory cell selected in read-out operation and a second potential given to the memory cell of non-selection.例文帳に追加

電源発生部１５０は、メモリセルに記憶された対する消去動作のための消去電位を生成し、読出動作において選択されたメモリセルに与える第１の電位および非選択のメモリセルに与える第２の電位を可変に生成する。 - 特許庁

In a system wherein a memory has a hierarchical structure, when detection of the leading address of a main memory is started after occurrence of a cache mistake, an instruction to detect the leading address of the main memory is detected and an arithmetic unit is switched to a first low power mode.例文帳に追加

メモリが階層構造となっているシステムにおいて、キャッシュミスが生じた後、メインメモリの先頭アドレスの検出に入った時に、メインメモリの先頭アドレスを検出する命令を検出して演算器を第１の低電力モードに切り替える。 - 特許庁

This memory sub-system 20 is provided with a first memory bank 200a having a memory cell array 201a, a row decoder 202a to select a certain row in the array 201a and a column decoder 204a to select at least one column in the array 201a.例文帳に追加

メモリサブシステム２０は、メモリセルアレイ２０１ａと、アレイ２０１ａ内のあるロウを選択するロウデコーダ２０２ａと、アレイ２０１ａ内の少なくとも１つのカラムを選択するカラムデコーダ２０４ａとを有する第１のメモリバンク２００ａを備えている。 - 特許庁

The delay buffer memory 132 is composed of a first memory device 132a storing the image information of black K and the image information of yellow Y and a secondary memory device 132b storing the image information of cyan C and the image information of magenta M.例文帳に追加

遅延バッファメモリ１３２は、ブラックＫの画像情報とイエロー色Ｙの画像情報とを保持する第１メモリ装置１３２ａと、シアン色Ｃの画像情報とマゼンタ色Ｍの画像情報とを保持する第２メモリ装置１３２ｂとで構成されている。 - 特許庁

The volatile memory 2 internally secures a first storage region 5 for temporary storage for temporarily storing data to be updated to the nonvolatile memory 1 and a second storage region 6 for temporary storage to be used when updating data on the nonvolatile memory 1.例文帳に追加

揮発性メモリ２は、その内部に不揮発性メモリ１に対する更新データを一時的に記憶する第１の一時格納用記憶領域５、不揮発性メモリ１のデータ更新時に用いられる第２の一時格納用記憶領域６が確保されている。 - 特許庁

A memory cell is constituted of a memory cell transistor and a ferroelectric capacitor, the first electrode of the ferroelectric capacitor is connected to a bit line through the memory cell transistor, and the second electrode of the ferroelectric capacitor is connected to a plate line.例文帳に追加

メモリセルは、メモリセルトランジスタと強誘電体キャパシタで構成され、強誘電体キャパシタの第１の電極は、メモリセルトランジスタを介して、ビット線に接続され、前記強誘電体キャパシタの第２の電極はプレート線に接続されている。 - 特許庁

When the start of encoding is instructed, data are successively sent from the first memory 42 to an encoder 45 and in the encoder 45, the watermark data stored in a second memory 48 are superimposed on source data, except for the range stored in the third memory 50.例文帳に追加

エンコードの開始が指示されたら、第１のメモリ４２からエンコーダ４５にデータが順次送られ、エンコーダ４５において、第２のメモリ４８に記憶されているウォーターマークデータが、第３のメモリ５０に記憶してある範囲を除いてソースデータに重畳される。 - 特許庁

A system is started using a program updated on the second nonvolatile memory 2b which becomes a main area by replacing memory areas by selectors 6a and 6b, and then the first nonvolatile memory 2a newly allocated on the backup area is updated.例文帳に追加

この後、セレクタ６ａ，６ｂによってメモリ領域を入れ替えて主領域となった第２の不揮発性メモリ２ｂに更新されたプログラムでシステムを起動させ、新たにバックアップ領域に割り当てられた第１の不揮発性メモリ２ａを更新する。 - 特許庁

Triggered by occurrence of a predetermined event, the image selection part 108 switches a position for storing the compressed image data from the first memory 104 to the second memory 110 and stores a compressed image data generated subsequently in a second memory 110.例文帳に追加

そして、所定の事象が発生したことを契機として、画像選択部１０８は、圧縮画像データの記憶先を第１メモリ１０４から第２メモリ１１０に切り替え、その後に生成された圧縮画像データを第２メモリ１１０に記憶させる。 - 特許庁

The display controller 20 comprises a first memory 22 which memorizes image data and is to be accessed by sequential access operation in an access time shorter than for random access operation; a second memory 24 which stores image data with lower power consumption on accessing than in the first memory 22; and a data transfer control unit 30 which controls the transfer of the image data between the first and second memories 22, 24.例文帳に追加

表示コントローラ２０は、画像データを記憶し、アクセス時間がランダムアクセス動作時より短いシーケンシャルアクセス動作でアクセスされる第１のメモリ２２と、アクセス動作時の消費電力が第１のメモリ２２より小さく、画像データを記憶する第２のメモリ２４と、第１及び第２のメモリ２２、２４間で画像データの転送制御を行うデータ転送制御部３０とを含む。 - 特許庁

The method of operating the nonvolatile memory includes steps of backing up first data successfully programmed to a first target page of the nonvolatile memory to provide local back-up data; determining success/failure of programming of second data to the first target page; and programming the local back-up data to a second target page in a second block of the nonvolatile memory.例文帳に追加

ローカルバックアップデータを提供するために不揮発性メモリの第１ブロックの第１ターゲットページに成功的にプログラムされた第１データをバックアップする段階と、第１ターゲットページでの第２データのプログラミングの成敗を決定する段階と、ローカルバックアップデータを不揮発性メモリの第２ブロックの第２ターゲットページにプログラミングする段階と、を含む不揮発性メモリの動作方法を提供する。 - 特許庁

In each frame, a reading request of the block with the first resolution which becomes necessary in drawing of the next frame and which does not exist on the main memory is performed from an external storage device to the main memory, and a backup block corresponding to the requested block with the first resolution is read from the external storage device to the main memory by giving priority over the block with the first resolution.例文帳に追加

各フレームにおいて、次フレームの描画において必要となる第１の解像度のブロックで主メモリ上に存在しないブロックを外部記憶装置から主メモリに読み込み要求すると共に、要求された第１の解像度のブロックに対応するバックアップブロックを当該第１の解像度のブロックに優先させて外部記憶装置から主メモリに読み込む。 - 特許庁

This device is provided with a first buffer memory 1 accumulating input signals and a means 2 measuring data occupancy quantity of the first buffer memory, the device performs record processing intermittently in accordance with data occupancy quantity of the first buffer memory, performs reproduction processing and record error detection processing of record data in a stop period of record processing, and when a record error is caused, the record data is recorded again.例文帳に追加

入力信号を蓄積する第１のバッファメモリ１と、第１のバッファメモリのデータ占有量を測定する手段２とを備え、第１のバッファメモリのデータ占有量に応じて間欠的に記録処理を行い、記録処理の停止期間において記録データの再生処理および記録エラー検出処理を行い、記録エラーが発生した場合、記録データを再度記録する。 - 特許庁

This recorder is provided with a first buffer memory 1 for storing an input signal, a means 2 for measuring a data occupancy amount of the first buffer memory, intermittently performs recording processing in accordance with the data occupancy amount of the first buffer memory, reproduces recorded data and detects an recording error when the recording processing is stopped, and records record data again when the recording error occurs.例文帳に追加

入力信号を蓄積する第１のバッファメモリ１と、第１のバッファメモリのデータ占有量を測定する手段２とを備え、第１のバッファメモリのデータ占有量に応じて間欠的に記録処理を行い、記録処理の停止期間において記録データの再生処理および記録エラー検出処理を行い、記録エラーが発生した場合、記録データを再度記録する。 - 特許庁

The address control part 21 selects a first redundant word line 8-1' from among the redundant word lines 8-1' to 8-m' connected to redundant memory cells 25;M11'-Mmn', in place of the first word line 8-1, in accordance with the first address and the first address change instruction.例文帳に追加

アドレス制御部２１は、第１アドレスと第１アドレス変更指示とに従って、第１ワード線８−１に代えて、冗長メモリセル２５；Ｍ１１’〜Ｍｍｎ’に接続された冗長ワード線８−１’〜８−ｍ’のうちの第１冗長ワード線８−１’を選択する。 - 特許庁

A first digital memory 26 stores a digital value corresponding to a first period in digital values outputted from the first A/D conversion circuit 25 and a digital value corresponding to the second period, and outputs the stored digital value to a first differential computing circuit 27.例文帳に追加

第１デジタルメモリ２６は、第１Ａ／Ｄ変換回路２５から出力されたデジタル値のうちの第１の期間に対応したデジタル値と、同じく第２の期間に対応したデジタル値とを記憶し、当該記憶したデジタル値を第１差分演算回路２７に出力する。 - 特許庁

This semiconductor device is provided with: a first reference cell 28 used for programming or reading data in a nonvolatile memory cell; and an adjust circuit 30 for adjusting a first reference level when the first reference level of the first reference cell 28 is changed.例文帳に追加

本発明は、不揮発性メモリセルへのデータのプログラムまたは読み出しに用いる第１レファレンスセル２８と、第１レファレンスセル２８の第１レファレンスレベルが変化した場合、第１レファレンスレベルを調整する調整回路３０と、を具備する半導体装置である。 - 特許庁

The control circuit 17 makes the first even or the first odd bit line potential of the first side being a selection bit line go up by charge sharing of the second even and the second odd bit lines of the non-selection second side physically adjacent to the first even or the first odd bit line of the first side connected to a selection memory cell.例文帳に追加

前記制御回路１７は、選択メモリセルに接続される前記第１側の第１偶数または第１奇数ビット線に、物理的に隣接する非選択の第２側の第２偶数および第２奇数ビット線のチャージシェアリングにより、選択ビット線である前記第１側の第１偶数または第１奇数ビット線電位を上昇させる。 - 特許庁

The IC card 21 includes: a memory 25 for storing first and second data; first and second switches 31 and 32 provided corresponding to the first and second data respectively and capable of transmitting the first and second data respectively; and first and second display parts 35 and 36 corresponding to the first and second switches 31 and 32 respectively.例文帳に追加

ＩＣカード２１は、第一および第二のデータを記憶するメモリ２５と、第一および第二のデータのそれぞれに対応して設けられており、第一および第二のデータをそれぞれ送信可能とする第一および第二のスイッチ３１、３２と、第一および第二のスイッチ３１、３２にそれぞれ対応付けられた第一および第二の表示部３５、３６とを備える。 - 特許庁

The semiconductor memory device is provided with a substrate 40, a first transistor formed on the substrate 40, a first storage node connected to a source region 42 of the first transistor, a second storage node connected to a drain region 44 of the first transistor, and a first plate line 62 commonly contacting the first storage node and the second storage node.例文帳に追加

基板４０と、基板４０に形成された第１トランジスタと、第１トランジスタのソース領域４２に連結された第１ストレージノードと、第１トランジスタのドレイン領域４４に連結された第２ストレージノードと、第１及び第２ストレージノードに同時に接触された第１プレートライン６２と、を備えることを特徴とする半導体メモリ装置である。 - 特許庁

In this process, a frame frequency rendering a flicker rate into zero is selected according to the switched luminance level by a first table memory 28.例文帳に追加

このとき、第１のテーブルメモリ２８により、切り換えられた輝度に応じてフリッカ率が０となるフレーム周波数が選択される。 - 特許庁

The participant selects the contents stored in the first memory 31 by operating an input means 9 for the electronic text students.例文帳に追加

受講者は、電子テキスト受講者用入力手段９を操作して第１メモリ３１にストアされている内容を選択する。 - 特許庁

It is necessary that a first write DMAC 15 transfers data to be entered in a line to a memory within one-line period.例文帳に追加

第１のライトＤＭＡＣ15は、１ライン単位で入力されるデータを１ライン期間内にメモリに転送させる必要がある。 - 特許庁