「first memory」に関連した英語例文の一覧と使い方(44ページ目) - Weblio英語例文検索

An image capture device 34 divides the first image output from the camera 32 into an upper image and a lower image, stores the upper image in a first buffer memory 36, and stores the lower image with reduced number of pixels in a second buffer memory 38.例文帳に追加

画像キャプチャ装置３４は、カメラ３２から出力される第１画像を上部画像と下部画像とに分割し、上部画像を第１バッファメモリ３６に格納しかつ下部画像の画素数を削減した削減済み下部画像を第２バッファメモリ３８に格納する。 - 特許庁

A first circuit block (word driver group, WDBK) which drives the plurality of word lines is disposed between a second circuit block (phase change type chain cell control circuit, PCCCTL) which drives the first or the second gate lines and the plurality of memory cell groups (memory cell array, MA).例文帳に追加

そして、複数のワード線を駆動する第一の回路ブロック（ワードドライバ群ＷＤＢＫ）は、第一乃至第二のゲート線を駆動する第二の回路ブロック（相変化型チェインセル制御回路ＰＣＣＣＴＬ）と、複数のメモリセル群（メモリセルアレーＭＡ）との間に配置される。 - 特許庁

This invention provides the memory structure provided with a first electrode (35); a second electrode (39); a third electrode (43); a control element (25) placed between the first and second electrodes; and a memory storage element (23) placed between the second and third electrodes.例文帳に追加

第１の電極（３５）と、第２の電極（３９）と、第３の電極（４３）と、第１および第２の電極の間に配置された制御素子（２５）と、第２および第３の電極の間に配置されたメモリ記憶素子（２３）とを備えるメモリ構造が提供される。 - 特許庁

The video encoder includes a movement compensating predictive encoder which has a first prediction memory and a second prediction memory and is operative to perform encoding processing of two or more frames in a one-frame period of the video data of the first or second angle.例文帳に追加

前記ビデオエンコーダは、第１の予測メモリと第２の予測メモリとを有するものであり、前記第１又は第２のアングルの映像データの１フレーム周期に２フレーム以上の符号化処理が可能なように構成されているものである動き補償予測符号化器を備える。 - 特許庁

A Jth memory block among the first to Nth memory blocks dot-sequentially reads subpixel image data being image data corresponding to at least one subpixel and outputs the subpixel image data to a corresponding Jth data driver block among the first to Nth data driver blocks.例文帳に追加

第１〜第Ｎのメモリブロックのうちの第Ｊのメモリブロックは、少なくとも１サブピクセル分の画像データであるサブピクセル画像データを点順次で読み出して、第１〜第Ｎのデータドライバブロックのうちの対応する第Ｊのデータドライバブロックに対して時分割に出力する。 - 特許庁

A pre-fetch selector 26 is provided for receiving a first data DATAE read out from a first memory cell corresponding to even addresses and a second data DATAO read out from a second memory cell corresponding to odd addresses to output them at a data input/output terminal.例文帳に追加

偶数アドレスに対応する第１のメモリセルから読出された第１のデータＤＡＴＡＥと、奇数アドレスに対応する第２のメモリセルから読出された第２のデータＤＡＴＡＯとを受けてデータ入出力端子に出力するプリフェッチセレクタ２６を備える。 - 特許庁

This input circuit 200 for a memory integrated circuit receives a first binary signal SA transmitted by the direct contact of the card and the reader 150, performs change by first binary data A and outputs a write control signal WR for controlling a memory 140.例文帳に追加

メモリ集積回路用の入力回路２００がカードと読み取り器１５０との直接接触により伝送される第１のバイナリ信号ＳＡを受け、第１のバイナリデータＡによって変化し、メモリ１４０を制御する書込制御信号ＷＲを出力する。 - 特許庁

This semiconductor memory device includes: a memory cell 20 to be formed in such a manner that a first inverter INV1 and a second inverter INV2 are subjected to cross-couple connection; a power supply terminal 21 to which a first voltage is supplied; and a second voltage controller 28 for controlling the second voltage.例文帳に追加

この半導体記憶装置は、第１インバータＩＮＶ１と第２インバータＩＮＶ２とをクロスカップル接続させて形成されるメモリセル２０と、第１電圧が供給される電源端子２１と、第２電圧を制御する第２電圧制御部２８とを備える。 - 特許庁

In a state where a first memory card is mounted on the insertion opening 61, the exclusive control member 160 is lowered, and a body part projecting downward from the projecting part 88 blocks wrong insertion of a first small memory card into the insertion opening 62.例文帳に追加

第１のメモリカードが挿入口６１に装着されている状態においては、排他的制御部材１６０は下降しており、張り出し部８８より下方に突き出ている本体部が、第１の小型メモリカードの挿入口６２への誤挿入をブロックする。 - 特許庁

This memory device includes a turntable assembly which is movable between an ascending position and a descending position, a loading plate which is moved from a first position to a second position according to insertion of a carrier into the memory device and a spring which energizes the loading plate to the first position.例文帳に追加

記憶装置であって、上昇位置と下降位置との間で移動可能なターンテーブルアセンブリと、キャリアの記憶装置に対しての挿入に応じて第１位置から第２位置に移動されるロードプレートと、ロードプレートを第１位置に付勢するスプリングとを含んでいる。 - 特許庁

The voltage control circuit sets word control signal high level voltage supplied to the word decoder, to a first high voltage during an access period of corresponding memory blocks and to a second high voltage lower than the first one during a non-access period of the corresponding memory blocks.例文帳に追加

電圧制御回路は、ワードデコーダに供給するワード制御信号用の高レベル電圧を、対応するメモリブロックのアクセス期間に第１高電圧に設定し、対応するメモリブロックの非アクセス期間に第１高電圧より低い第２高電圧に設定する。 - 特許庁

In one embodiment, a method is provided including steps of storing a buffer flag busy indicator data value within a first cacheable memory location and setting a load/store operation reservation on the first cacheable memory location via the store and reserve instructions.例文帳に追加

ある実施形態においては、第１のキャッシュ可能メモリ・ロケーション内にバッファ・フラグ・ビジー標識データ値を格納するステップと、ストア及び予約命令を介して、第１のキャッシュ可能メモリ・ロケーション上にロード／ストア・オペレーション予約を設定するステップを含む方法が提供される。 - 特許庁

Data are read from a memory(RAM) 404 by a pipeline R(first calculation means, PR) 42 having a memory read function 42a, and the calculation output of the data is transferred to a first stage(PN_1, 44) of the next pipeline N(second calculation means).例文帳に追加

メモリリード機能４２ａを有するパイプラインＲ（第１計算手段、ＰＲ）４２によりメモリ（ＲＡＭ）４０４からデータを読み込み、そのデータを用いて計算を行なった出力を、次にあるパイプラインＮ（第２計算手段）の第１段（ＰＮ_1、４４）に渡す。 - 特許庁

The random number used for determination of the first hold memory read-ahead determination processing is the same value as a value of a hard random number stored in the first hold memory area for a special pattern, so that a result of big winning determination and a result of read-ahead determination can be matched.例文帳に追加

第１保留先読み判定処理の判定で用いられる乱数は、第１特別図柄用保留記憶領域に記憶されたハード乱数の値と同じ値であるため、大当り判定の結果と先読み判定の結果を一致させることができる。 - 特許庁

The starting program is written in a first area 1b or a second area 1c of the storage space of the flash memory 1, and area instruction information showing the first area 1b or second area 1c in which the starting program is written is written into the flash memory 1.例文帳に追加

フラッシュメモリ１の記憶空間の第１の領域１ｂ又は第２の領域１ｃに起動プログラムを書込むと共に、起動プログラムを書込んだ第１の領域１ｂ又は第２の領域１ｃを示す領域指示情報をフラッシュメモリ１に書込む。 - 特許庁

To provide a program method of a flash memory device provided with first and second bit lines to which a plurality of memory cells for storing multi-bit data indicating one of a plurality of states are connected.例文帳に追加

複数の状態のうちのいずれか１つを示すマルチビットデータを記憶するための複数のメモリセルが接続された第１及び第２ビットラインを具備したフラッシュメモリ装置のプログラム方法が提供される。 - 特許庁

The information processor has a nonvolatile memory including a first area of high reliability unsusceptible to data errors and a second area of lower reliability susceptible to data errors, a volatile memory, and arithmetic means.例文帳に追加

データエラーが発生しない信頼性の高い第１の領域とデータエラーが発生する可能性がある信頼性の低い第２の領域とを含む不揮発性メモリと、揮発性メモリと、演算手段とを有する。 - 特許庁

Next, substituting the relation of the dependence of the information memory node voltage of the SER in the same information memory node area Sc for the first formula from the measurement result, a second formula is led (S3).例文帳に追加

そして、測定結果から同一情報記憶ノード面積ＳｃにおけるＳＥＲの情報記憶ノード電圧依存性の関係を第１の数式に代入して第２の数式を導出する（Ｓ３）。 - 特許庁

One or both of the first selection transistor and the second section transistor for selecting the arranged memory cell transistor may be formed of the memory cell transistors functioning as the selection gates.例文帳に追加

配列されたメモリセルトランジスタを選択する、第1の選択トランジスタ、第2の選択トランジスタのいずれか一方或いは両方が、選択ゲートとして機能するメモリセルトランジスタによって形成されていてもよい。 - 特許庁

The memory controller 20 records the MPEG 2 data 41 received from an amplifier/ signal processing part 14 in the first memory 21 and reads them in the order according to the reproduction direction to supply them to the MPEG 2 decoding part 22.例文帳に追加

メモリコントローラ２０は、アンプ／信号処理部１４から受けたＭＰＥＧ２データ４１を、第１のメモリ２１に記録し、再生方向に応じた順序で読み出してＭＰＥＧ２復号部２２に供給する。 - 特許庁

First pre-processing by latch circuits 11, 12 and 13 decreases a data rate of received image data DATA-ccd when writing image data to a line memory 14 under the control of a memory controller 15.例文帳に追加

メモリコントローラ１５の制御によるラインメモリ１４への画像データの書き込みに際して、先ず、ラッチ回路１１，１２，１３による前処理にて入力画像データＤＡＴＡ＿ｃｃｄのデータレートを落とす。 - 特許庁

The data of a first memory card MC1 being a data source are fetched from an input terminal 5, and transferred from output terminals 7A-7H to second memory cards MC2-MC5 by transfer executing means 8A-8F.例文帳に追加

データソースとなる第１のメモリカードＭＣ１のデータを入力端子５から取り込んで転送実行手段８Ａ〜８Ｆによって出力端子７Ａ〜７Ｈから第２のメモリカードＭＣ２〜ＭＣ５に転送する。 - 特許庁

The second electronic image replaces the first electronic image in the memory when the camera 10 does not have a film unit 18 loaded and the memory 112 has the capacity for storing both the images.例文帳に追加

カメラ１０にフィルムユニット１８が装填されておらず、メモリ１１２が両方の画像を保存するための容量を有する場合には、第２の電子画像がメモリ内の第１の電子画像を置き換える。 - 特許庁

When the information related to data is not stored in the nonvolatile memory in such a case that the data are first reproduced, the apparatus stored the reproduction limit information read from the medium to the nonvolatile memory.例文帳に追加

当該データをはじめて再生する場合など、当該データに関する情報が不揮発性メモリに格納されていない場合には、メディアから読み出した再生制限情報を不揮発性メモリに格納する。 - 特許庁

The flash memory 20 built in a memory pack 20a freely attachable and detachable to/from a reception control part 3 by a connector 10 stores basic data in a first area and stores linked data in a second area.例文帳に追加

コネクタ１９により受信制御部３に着脱自在なメモリパック２０ａに内蔵したフラッシュメモリ２０は、第１領域に基本データを記憶すると共に連動データを第２領域に記憶する。 - 特許庁

A system 10 is provided with a memory 13 that stores initial value data for setting an operation voltage of the load 11, and a first communication unit 12 that reads the initial value data from the memory 13 and transmits them.例文帳に追加

システム部１０には、負荷部１１の動作電圧を設定する初期値データを記憶する記憶部１３と、初期値データを記憶部１３から読み出して送信する第１通信部１２とが備えられる。 - 特許庁

At the mode via the auxiliary storage device, data is transferred from a communication task 11 to an image generation task 14 through a first buffer memory 21, an HD writing task 12, HDD 10, an HD reading task 13 and a second buffer memory 22.例文帳に追加

補助記憶装置経由モードでは、通信タスク１１から第１バッファメモリ２１，ＨＤ書込みタスク１２，HDD１０，ＨＤ読出しタスク１３，第２バッファメモリ２２を経てイメージ生成タスク１４に至る。 - 特許庁

The oscillating slider 4 is provided with a first claw 41 in contact with the insertion-side corner of the memory card 10 and a second claw 42 getting in and out of a recess part 10A formed on a side face of the memory card 10.例文帳に追加

揺動スライダ４はメモリカード１０の挿入側隅部に当接される第１爪４１と、メモリカード１０の側面に形成されている凹部１０Ａに出入りする第２爪４２とを備える。 - 特許庁

For example, by placing the semiconductor device in the first operation mode and accessing the built-in memory, it is possible to make the semiconductor device operate as a predetermined system even when a semiconductor memory device is not connected to the interface part.例文帳に追加

例えば、半導体装置を第１動作モードにし、内蔵メモリをアクセスすることで、半導体メモリ装置がインタフェース部に接続されないときにも、半導体装置を所定のシステムとして動作できる。 - 特許庁

The first memory 6 is stored with reproduction processing information obtained by reproducing a DVD, and the second memory 7 is stored with reproduction block data whose specific reproduction processing is possible based on the reproduction processing information.例文帳に追加

第１メモリ６は、ＤＶＤを再生して得られた再生処理情報が格納され、第２メモリ７は、再生処理情報に基づいて、特定の再生処理が可能な再生区間データが格納される。 - 特許庁

The second tunnel barrier structure is an efficient conductor for the tunnel current than the first tunnel barrier structure under the bias condition for programming the memory cell and the bias condition for deleting the memory.例文帳に追加

該メモリセルをプログラムするバイアス条件下及び消去するバイアス条件下で、該第２トンネル障壁構造体は該第１トンネル障壁構造体より効率的なトンネル電流の導体である。 - 特許庁

In the method and system for measuring the resistance of a resistive memory element, in order to measure the resistance of the resistive memory element, first, a data write pulse is applied, and then a resistance read pulse is applied.例文帳に追加

抵抗メモリ素子の抵抗測定方法及び抵抗測定システムにおいて、前記抵抗メモリ素子の抵抗測定のために、まず、データ書き込みパルスを印加した後、抵抗読み取りパルスを印加する。 - 特許庁

The oscillating slider 4 is provided with a first claw 41 in contact with an insertion-side corner of the memory card 10 and a second claw 42 getting in and out of a concave part 10A formed on a side face of the memory card 10.例文帳に追加

揺動スライダ４はメモリカード１０の挿入側隅部に当接される第１爪４１と、メモリカード１０の側面に形成されている凹部１０Ａに出入りする第２爪４２とを備える。 - 特許庁

A memory transistor 100 of a non-volatile semiconductor memory device is provided with a source region 12 and a drain region 14 formed in a silicon substrate 10 and a gate insulating layer (a first insulating layer) 20.例文帳に追加

不揮発性半導体メモリ装置のメモリトランジスタ１００は、シリコン基板１０内に形成されたソース領域１２およびドレイン領域１４と、ゲート絶縁層（第１の絶縁層）２０とを有する。 - 特許庁

The first memory includes a DRAM wherein the (i-1)th field image, the i-th field image, and the (i+1)th field image are stored, and the second memory includes another DRAM wherein a correlation image is stored.例文帳に追加

前記第１のメモリは、第（ｉ−１）フィールド画像と第ｉフィールド画像と第（ｉ＋１）フィールド画像とを記憶するＤＲＡＭを含み、前記第２のメモリは相関画像を記憶する他のＤＲＡＭを含む。 - 特許庁

Each of the plurality of first programmable delay circuits (40) has the output to give an output signal (45) which is supplied to a block control circuit of one memory block of the plurality of memory blocks (17, 18).例文帳に追加

第１の複数のプログラマブル遅延回路（４０）の各々は、複数のメモリ・ブロック（１７，１８）のうちの１つのメモリ・ブロックのブロック制御回路に供給する出力信号（４５）を与える出力を有する。 - 特許庁

The first memory architecture has (p) banks, and has a page size of m/2 bytes of m/2 memory cells connected to one word line in each of the banks, and n/2 data terminals DQ.例文帳に追加

第１メモリアーキテクチャは、ｐ個のバンクよりなり、前記各バンク内で一本のワードラインに連結されるメモリセルがｍ／２個であるｍ／２バイトのページサイズとｎ／２個のデータターミナルＤＱ数とを有する。 - 特許庁

The apparatus unit 20 installed to be exchangeable to the image forming apparatus body is provided with a second non-volatile memory 153 retaining information related to the information of the first non-volatile memory 111.例文帳に追加

画像形成装置本体に交換可能に設置される装置ユニット２０は、第１不揮発性メモリ１１１の情報に関連する情報を保持する第２不揮発性メモリ１５３を具備する。 - 特許庁

The position of the member to be driven is controlled in the first direction in which the shape memory alloy restores to the storage size, and the second direction in which the energizing means changes the size of the shape memory alloy.例文帳に追加

被駆動部材の位置は、形状記憶合金が記憶寸法に復帰する第１方向と、付勢手段が形状記憶合金の寸法を変化させる第２方向と、において制御される。 - 特許庁

A recording part stores the second information in the first memory area when a processing object of a task processing part is changed from the second task to the other task, and stores the second information also in the second memory area.例文帳に追加

記録部は、タスク処理部の処理対象が第２のタスクから他のタスクに変更されるときに第２の情報を第１のメモリ領域に格納し、第２の情報を第２のメモリ領域にも格納する。 - 特許庁

When data is recorded in the memory card 40 and data is read out from the memory card 40, a command is first transmitted through the data line DIO, and thereafter, data of a prescribed length is transmitted.例文帳に追加

メモリカード４０に対してデータを記録し、メモリカード４０からデータを読み出す時に、データ線ＤＩＯを介して最初にコマンドが伝送され、その後に規定される長さのデータが伝送される。 - 特許庁

For instance, a shared memory control part 111 manages the fact that the contents of the first document are reused in the second document through a shared memory 104 using a takeover management table 108.例文帳に追加

例えば、共有メモリ制御部１１１は、第１の文書の内容が共有メモリ１０４を介して第２の文書で再利用されていることを、継承管理テーブル１０８を用いて管理する。 - 特許庁

When the three switches for transfer are turned on for a gate-line selection period for the m-th line, the m-th line video data that is held in the first-memory element is transferred to and held in the second-memory element.例文帳に追加

そして、第ｍ行のゲート線選択期間で３つの転送用スイッチがオン状態なると、第１メモリ素子で保持されている第ｍ行の映像データが第２メモリ素子に転送され、保持される。 - 特許庁

A signal processor 1 is provided with a first buffer memory 18 outputting a picture signal after storing it, a second buffer memory 19 outputting an audio signal after storing it, and a reproduction control part 28.例文帳に追加

信号処理装置１は、画像信号を記憶した後に出力する第１のバッファメモリ１８と、オーディオ信号を記憶した後に出力する第２のバッファメモリ１９と、再生制御部２８とを備える。 - 特許庁

The image pickup device includes a first nonvolatile memory (NAND flash 5) whose access for writing/reading image data is sequential, and a second nonvolatile memory (MRAM 4) whose access for writing/reading image data is random.例文帳に追加

画像データの書き込み／読み出しのアクセスがシーケンシャルな第１の不揮発メモリ（ＮＡＮＤフラッシュ５）と、画像データの書き込み／読み出しのアクセスがランダムな第２の不揮発メモリ（ＭＲＡＭ４）とを備える。 - 特許庁