「first memory」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

A second control part generates the voltage adjusting signal and the clock adjusting signal to optimize the power consumption of the semiconductor memory according to an access situation of the semiconductor memory by the first control part.例文帳に追加

第２コントロール部は、第１コントロール部による半導体メモリのアクセス状況に応じて、半導体メモリの消費電力を最適にするために、電圧調整信号およびクロック調整信号を生成する。 - 特許庁

In divided contents information obtained by dividing each contents, divided contents information reproduced first by a client device 5 is memorized in a high speed memory 2, and the remainder is memorized in a low speed memory 3.例文帳に追加

各コンテンツを分割して得られる分割コンテンツ情報のうち、クライアント装置５で最初に再生される分割コンテンツ情報を高速記憶装置２に記憶し、残りを低速記憶装置３に記憶する。 - 特許庁

A semiconductor memory device MEM performs an operation of disconnecting the sense amplifier SA from the bit lines BL and /BL during a data read operation when a temperature in the semiconductor memory device MEM is at a first temperature.例文帳に追加

半導体記憶装置ＭＥＭは、データ読み出し時において半導体記憶装置ＭＥＭ内の温度が第１の温度であるときに、センスアンプＳＡとビット線ＢＬ、／ＢＬとの切り離し動作を行う。 - 特許庁

A reference potential is written in a memory circuit in the timing of selecting a first output terminal of a sequential selecting circuit, and a signal is written in the memory circuit in the timing of selecting a second output terminal.例文帳に追加

順次選択回路の第１出力端子が選択されたタイミングでメモリ回路内に基準電位を書き込み、第２出力端子が選択されたタイミングで信号をメモリ回路に書き込む。 - 特許庁

Either synthetic image data combining the first and second image data stored in the frame memory 130 or the synthetic image data stored in the frame memory 130 are supplied to a display driver 30.例文帳に追加

フレームメモリ１３０に格納された第１及び第２の画像データが合成された合成画像データ、又はフレームメモリ１３０に格納された合成画像データを表示ドライバ３０に供給する。 - 特許庁

Data from the second selector 112 is taken as an address to read data from a memory 116 in the first half of a cycle, and data resulting from adding one by an adder 120 is written to the memory 116 in the latter half.例文帳に追加

第２セレクタ１１２からのデータをアドレスとして周期の前半でメモリ１１６からデータを読み出し、後半で加算器１２０により１だけ加算されたデータをメモリ１１６に書き込む。 - 特許庁

Each memory segment 11 has a second data bus DQAn including a larger number of signal lines than the first data bus DQn wherein the signal lines are connected with respective bit lines of a memory sub-array 13.例文帳に追加

各メモリセグメント１１は第１のデータバスＤＱｎよりも信号線の本数が多い第２のデータバスＤＱＡｎを備え、この信号線はメモリサブアレイ１３のビット線とそれぞれ接続されている。 - 特許庁

The controller specifies a local memory address corresponding to the designation value included in the first access message, and transmits a second access message including the specified local memory address to the other two or more processors.例文帳に追加

コントローラが、その第一のアクセスメッセージに含まれる指定値に対応したローカルメモリアドレスを特定し、特定されたローカルメモリアドレスを含んだ第二のアクセスメッセージを、二以上の他のプロセッサに対して送信する。 - 特許庁

When a first and a second power source voltage VCC 1 and VCC 2 supplied from the outside are lower than a prescribed voltage, a rewrite command to a memory circuit 34 including the memory cell array is prohibited by a lockout circuit 33a.例文帳に追加

外部から供給される第１,第２の電源電圧ＶCC1,ＶCC2が所定電圧よりも低いとき、ロックアウト回路３３aによってメモリセルアレイを含むメモリ回路３４に対する書換えコマンドを禁止する。 - 特許庁

The first circuit is for refreshing only each memory cell within the array of each phase change memory cell that is programmed to a non-crystalline state in response to a request for refresh operation.例文帳に追加

上記第１回路は、リフレッシュ動作のための要求に対応して、上記アレイ内の非結晶状態にプログラムされた各相変化メモリセルの各メモリセルのみをリフレッシュするためのものである。 - 特許庁

A first control part has a control input/output circuit operated according to the second power source voltage connected to the memory input/output circuit, and operated synchronizing with the clock signal in order to access the semiconductor memory.例文帳に追加

第１コントロール部は、半導体メモリをアクセスするために、メモリ入出力回路に接続され第２電源電圧に応じて動作する制御入出力回路を有し、クロック信号に同期して動作する。 - 特許庁

The second electronic image is stored in the memory 112 with the first electronic image when the camera 10 has the film unit 18 loaded and the memory 112 has the capacity for storing both the images.例文帳に追加

カメラ１０にフィルムユニット１８が装填されており、メモリ１１２が両方の画像を保存するための容量を有する場合には、第２の電子画像は、第１の電子画像と共にメモリ１１２に保存される。 - 特許庁

The control circuit 2 allows the still images first stored in the image memory 4 or the memory card 9, to remain and erases other moving images, if the press operation time of the shutter button 10 is within a threshold t1.例文帳に追加

制御回路２は、シャッタ釦１０の押圧操作時間がしきい値ｔ１以内であれば、画像メモリ４又はメモリカード９に最初に格納した静止画像を残して、他の動画画像を消去する。 - 特許庁

Each chip has a variable resistance element CC formed simultaneously by a process common to the memory cell between interconnected test pads TT and TB of a first pad for memory location detection.例文帳に追加

各チップは、相互に接続される第１のメモリ位置検知用パッドのテストパッドＴＴ，ＴＢ間に、それぞれ、メモリセルと共通のプロセスにより同時に形成される可変抵抗素子ＣＣを有する。 - 特許庁

Sense circuits (A1, Q1, Q2) decide a current of the memory cell (RM) by applied read-out voltage (VR), and apply a sense current indicating a current of the memory cell (RM) to the first input node (74) of the differential amplifier.例文帳に追加

センス回路(A1,Q1,Q2)は、印加される読み取り電圧(VR)によってメモリセル(Ｒ_Ｍ)の電流を決定し、メモリセル(Ｒ_Ｍ)の電流を表すセンス電流を差動増幅器の第1の入力ノード(74)に加える。 - 特許庁

When information on the data is not stored in the nonvolatile memory such as the case of regenerating the data for the first time, the copy limit information read from the medium is stored in the nonvolatile memory.例文帳に追加

また、初めて当該データを再生する場合など、当該データに関する情報が不揮発性メモリに格納されていない場合には、メディアから読み出したコピー制限情報を不揮発性メモリに格納する。 - 特許庁

The image processor includes a CPU 1, a program memory 2, a RAM 3, a data conversion means 4, an image input means 5, a first image processing part 6, a logic fixing means 7, a second image processing part 8, and an image memory 9.例文帳に追加

画像処理装置はＣＰＵ１、プログラムメモリ２、ＲＡＭ３、データ変換手段４、画像入力手段５、第１画像処理部６、論理固定手段７、第２画像処理部８、画像メモリ９を備える。 - 特許庁

The power supply of the semiconductor device having a memory cell such as a flip-flop, a RAM or an SRAM is turned on, and a logic signal of a Hi or Lo first output from each memory cell is acquired.例文帳に追加

フリップフロップ、ＲＡＭあるいはＳＲＡＭ等のメモリセルを有する半導体装置の電源をオンにして、各メモリセルから最初に出力されるＨｉまたはＬｏの論理信号を取得する。 - 特許庁

A memory access determination circuit includes a counter 1 that counts a value based on a first value of change, and a control unit 2 that makes a cache determination of the cache memory 6 based on an address corresponding to an output of the counter 1.例文帳に追加

第１の変化値に基づいて値をカウントするカウンタ１と、カウンタ１の出力に対応するアドレスに基づいて、キャッシュメモリ６におけるキャッシュ判定をする制御部２と、を有する。 - 特許庁

When the power of the system is supplied, a system BIOS(basic I/O system) first detects whether or not a memory module is mounted about each of extended memory slots 13 and 15 by turning on analog switches 17 and 18 in turn.例文帳に追加

システムの電源投入時に、システムＢＩＯＳは、まず、アナログスイッチ１７，１８を順番にオンすることにより、拡張メモリスロット１３，１４それぞれについてメモリモジュールの装着の有無を検出する。 - 特許庁

The dummy magnetic cells are positioned adjacent to the magnetic memory cells at the perimeter so that the perimeter magnetic memory cells are exposed to a second uniform magnetic environment that is substantially identical to the first uniform magnetic environment.例文帳に追加

ダミー磁気セルが周辺部の磁気メモリセルに隣接して配置され、周辺の磁気メモリセル(P)が、第1の一様な磁気環境にほぼ等しい第2の一様な磁気環境に晒されるようにする。 - 特許庁

The first volatile memory cell 201 is in a size of X in the row direction and Y1 in the column direction, and the second volatile memory cell 203 is in a size of X in the row direction and Y2 in the column direction, wherein Y1 is larger than Y2.例文帳に追加

第１の揮発性メモリセル２０１が行方向Ｘ、列方向Ｙ１の大きさであり、第２の揮発性メモリセル２０３が行方向Ｘ、列方向Ｙ２の大きさであり、かつＹ１＞Ｙ２である。 - 特許庁

At least a part 21 of the memory tag writing device 20 necessary for communicating with the memory tag 8 can be moved back and forth with respect to the base medium 12 along a third axis A3 substantially perpendicular to the first axis A1.例文帳に追加

メモリタグ8との通信に必要なメモリタグ書き込みデバイスの少なくとも一部21がベース媒体12に対して、第１の軸A1に実質的に垂直な第３の軸A3に沿って前後に移動可能である。 - 特許庁

A picture photographed with a camera 5 is inputted as an analog signal to a picture signal input portion 6, is converted to a digital signal and is memorized in a first image memory 7 and a second image memory 8.例文帳に追加

カメラ５によって撮像された画像はアナログ信号として画像信号入力部６に入力され、デジタル信号に変換されて第一画像記憶部７と第二画像記憶部８に記憶される。 - 特許庁

During reproduction, if a part of a selected video stream is in a disk medium 18, and the rest is in a memory medium 16, data is first reproduced from the disk medium 18, and the rest is reproduced from the memory medium 16.例文帳に追加

再生時には、選択した映像ストリームの一部がディスク媒体１８にあり、残りがメモリ媒体１６にある場合、先ずディスク媒体１８から再生し、残りをメモリ媒体１６から再生する。 - 特許庁

The restart processing is started independently by employing the first restart file and the second restart file in different generations each other, which are read from a self-system memory and other system memory, respectively (step S1, S2).例文帳に追加

自系の記憶装置と他系の記憶装置からそれぞれ読み出した、互いに世代の異なる第１の再開ファイルと第２の再開ファイルを使用して、独立して再開処理を開始する（ステップＳ１、Ｓ２）。 - 特許庁

Some of the magnetic memory cells are arranged in an interior of the array (20) and are surround on all sides by adjacent magnetic memory cells so that a cell in an interior position is exposed to a first uniform magnetic environment.例文帳に追加

磁気メモリセルの幾つかは、アレイ(20)の内側に配置され、全ての側面で隣接する磁気メモリセルによって包囲され、内側位置のセル(I)が第1の一様な磁気環境に晒されるようにする。 - 特許庁

When the virtual address is produced, a part of the virtual address is converted into a partial physical address, and the memory location of the first memory part 101 is accessed using the partial physical address.例文帳に追加

仮想アドレスが生成されるときに、その仮想アドレスの部分は部分的な物理アドレスに変換され、そして、第１のメモリ部分（１０１）のメモリロケーションは部分的な物理アドレスを使用してアクセスされる。 - 特許庁

Next, the test program is stored in a first address of a memory section which is provided in the semiconductor circuit and the argument set with the predetermined value is stored in a second address of the memory section.例文帳に追加

次に、前記テストプログラムを前記半導体回路内に設けられる記憶部の第１のアドレスに格納し、かつ、前記所定の値が設定された引数を前記記憶部の第２のアドレスに格納する。 - 特許庁

The image processor is provided with a first memory 15 for storing images other than the document image in the unit of pages and a second memory 16 for storing the document image, a color of the document image, and colors to be used to print the other images.例文帳に追加

画像形成装置は、他の画像をページ単位で記憶する第１メモリ１５と、原稿画像と原稿画像の色と他の画像の印字に使用する色を記憶する第２メモリ１６を備える。 - 特許庁

Read-out of information for a selected memory cell 20 is performed by applying read-out voltage between the first signal electrode 12 and the second signal electrode 16 in the memory cell 20.例文帳に追加

選択されたメモリセル２０に対する情報の読み出しは、メモリセルにおける第１信号電極１２と第２信号電極１６との間に、読み出し電圧を印加することにより行われる。 - 特許庁

Disclosed is a semiconductor integrated circuit which has a memory cell array having a plurality of SRAM memory cells, a circuit for characteristic measurement having a plurality of transistor circuits connected in parallel, and a first terminal.例文帳に追加

半導体集積回路であって、複数のＳＲＡＭメモリセルを有するメモリセルアレイと、並列に接続された複数のトランジスタ回路を有する特性測定用回路と、第１の端子とを有する。 - 特許庁

This integrated circuit 1 has the memory block 10 having a RAM macro 2, the first and second scanning circuits 7, 8 having a plurality of scanning flip-flops (FF), and a serial access memory BIST circuit 3.例文帳に追加

集積回路１は、ＲＡＭマクロ２を含むメモリブロック１０と、複数のスキャンフリップフロップ（ＦＦ）を有する第１及び第２のスキャン回路７、８と、シリアルアクセスメモリＢＩＳＴ回路３とを有する。 - 特許庁

Write-in of information for a selected memory cell 20 is performed by applying write-in voltage between the first signal electrode 12 and the second signal electrode 16 in the memory cell 20.例文帳に追加

選択されたメモリセル２０に対する情報の書き込みは、メモリセル２０における第１信号電極１２と第２信号電極１６との間に、書き込み電圧を印加することにより行われる。 - 特許庁

Brightness signals Ya and color-difference signals Ua/Va that constitute input image signals Sa are transferred to and written in a frame memory (a first memory) 201 in lines in sync with their horizontal synchronizing signals.例文帳に追加

入力画像信号Ｓａを構成する輝度信号Ｙａおよび色差信号Ｕａ／Ｖａを、その水平同期信号に同期して、ライン単位でフレームメモリ（第１のメモリ）２０１に転送して書き込む。 - 特許庁

A DPU 106 in the image processor 1 inputs a COPY command from a CPU 2 and converts first image data in a video memory 3 to the format of second image data in the video memory 3.例文帳に追加

画像処理装置１内のＤＰＵ１０６は、ＣＰＵ２からＣＯＰＹコマンドを入力し、ビデオメモリ３上の第一の画像データを同じビデオメモリ３上の第二の画像データのフォーマットに変換する。 - 特許庁

The integrated circuit 1 comprises the memory block 10 including a RAM macro 2, a first and a second scanning circuit 7, 8 having a plurality of scanning flip-flop (FF), and a parallel access memory BIST circuit 3.例文帳に追加

集積回路１は、ＲＡＭマクロ２を含むメモリブロック１０と、複数のスキャンフリップフロップ（ＦＦ）を有する第１及び第２のスキャン回路７、８と、パラレルアクセスメモリＢＩＳＴ回路３とを有する。 - 特許庁

When the data information is not stored in the nonvolatile memory such as the case of regenerating the data for the first time, the copy restriction information read from the medium is stored in the nonvolatile memory.例文帳に追加

また、初めて当該データを再生する場合など、データの情報が不揮発性メモリに格納されていない場合には、メディアから読み出したコピー制限情報を不揮発性メモリに格納する。 - 特許庁

In a SRAM, a PCEQH circuit 4 is arranged in a memory cell array (region A) as a first pre-charge section, and a PCEQ circuit 1 is arranged at a border region of a memory cell array as a second pre-charge section.例文帳に追加

ＳＲＡＭは、ＰＣＥＱＨ回路４が第１のプリチャージ部として、メモリセルアレイ内（領域Ａ）に配置され、ＰＣＥＱ回路１が第２のプリチャージ部として、メモリセルアレイの境界領域に配置される。 - 特許庁

A CPU of a host computer temporarily stores divided data 311-1 in a first memory area 321-1 and afterwards simultaneously transfers the data to all memory stick writers by using a plurality of threads 330-350.例文帳に追加

ホストコンピュータのCPUは、分割データ３１１−１を、第１メモリ領域３２１−１に一度格納した後、複数のスレッド３３０乃至３５０を用いて、全てのメモリスティック書き込み装置に一斉に転送する。 - 特許庁

The nonvolatile semiconductor memory device is provided with a gate insulating layer 5, a control gate (CG) layer 6, a first silicide layer 9, a potential accumulating layer 7, a memory gate (MG) layer 8, and a second silicide layer 10.例文帳に追加

ゲート絶縁層５、コントロールゲート（ＣＧ）層６、第１シリサイド層９、電荷蓄積層７、メモリゲート（ＭＧ）層８及び第２シリサイド層１０を具備する不揮発性半導体記憶装置を用いる。 - 特許庁

A controller writes video signals into the memory in the first period of at least one time among the m times and reads out the video signals from the memory in the second period, whenever the pair is repeated.例文帳に追加

コントローラは、組をｍ回繰り返すうち少なくとも１回は第１の期間においてメモリへ画像信号を書き込み、組を繰り返すたびに第２の期間においてメモリから画像信号を読み出す。 - 特許庁

The electronic control device is provided with a rewritable first nonvolatile memory for storing computer program and a rewritable second nonvolatile memory for storing data which is used by the program.例文帳に追加

電子制御装置は、コンピュータ・プログラムを格納するための書換可能な第１の不揮発性メモリ、および前記プログラムが使用するデータを格納するための書換可能な第２の不揮発性メモリを備える。 - 特許庁

The semiconductor device includes a plurality of memory cells MC storing data of two bits per one cell; and a first reference cell RC1 and a second reference cell RC2 shared by the plurality of memory cells MC.例文帳に追加

本発明は、１セルあたり２ビットのデータを記憶する複数のメモリセルＭＣと、複数のメモリセルＭＣにより共有される第１リファレンスセルＲＣ１及び第２リファレンスセルＲＣ２を備える。 - 特許庁

Data is written in a memory array during first write-in operation by using a row enable signal (row decoder 305) and a write-in data signal (write- in driver 315) generated at a first phase (a first clock phase) of a clock signal.例文帳に追加

クロック信号の第１の位相（第１のクロック位相）において発生される行イネーブル信号（行デコーダ３０５）及び書き込みデータ信号（書き込みドライバ３１５）を用いて、データが第１の書き込み動作中にメモリアレイに書き込まれる。 - 特許庁