「first memory」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

The nonvolatile semiconductor memory device includes: a plurality of first wiring and second wiring intersecting each other; a memory cell array including the plurality of memory cells connected to each intersection part of the plurality of first wiring and second wiring; and a first wiring control circuit and second wiring control circuit for respectively selecting the first wiring and second wiring to supply voltage and current required for a reset operation or set operation of the memory cells.例文帳に追加

不揮発性半導体記憶装置は、互いに交差する複数の第１配線及び第２配線、これら複数の第１配線及び第２配線の各交差部に接続された複数のメモリセルからなるメモリセルアレイと、前記第１配線及び第２配線をそれぞれ選択し、前記メモリセルのリセット動作又はセット動作に必要な電圧又は電流を供給する第１配線制御回路及び第２配線制御回路とを備える。 - 特許庁

The memory stores a first operating system managing one or more task programs of the first multitask system, and a second operating system managing the first operating system as a first task program and managing one or more second task programs different from the first task program.例文帳に追加

メモリは、第１マルチタスクシステムの１以上のタスクプログラムを管理する第１オペレーティングシステムと、第１オペレーティングシステムを第１タスクプログラムとして管理し、かつ、第１タスクプログラムとは異なる１以上の第２タスクプログラムを管理する第２オペレーティングシステムとを格納する。 - 特許庁

In the integrated circuit provided with a volatile memory element and a logical interface circuit connected to the volatile memory element, first and second power sources are prepared separately, the first power source is connected to the volatile memory element, and the second power source is connected to the logical interface circuit.例文帳に追加

揮発性メモリ素子及び該揮発性メモリ素子に接続された論理インターフェイス回路を備えた集積回路において、第１及び第２の電源を別個に備えており、第１の電源が前記揮発性メモリ素子に接続され、第２の電源が論理インターフェイス回路に接続されている。 - 特許庁

The summary data preparation system 80 stores data acquired from the substrate treating apparatuses M1-Mn in a first memory 81, acquires theoretical data from the first memory 81, generates data for data acquisition period detection by a data acquisition period detection part 84 from the theoretical data, and stores them in a second memory 82.例文帳に追加

サマリデータ作成システム８０は基板処理装置Ｍ１〜Ｍｎから取得したデータを第一メモリー８１に蓄積し、第一メモリー８１から理論データを取得し、理論データからデータ取得期間検出部８４によりデータ取得期間検出用データを生成し第二メモリー８２に蓄積する。 - 特許庁

A fiscal unit 20 is provided with a fiscal memory substrate 10 as a first substrate mounting the fiscal memory 100, an interface substrate 200 as a second substrate mounting another part different from the fiscal memory 100, and a cover member 300 for holding the first substrate and the second substrate.例文帳に追加

フィスカルユニット２０は、フィスカルメモリ１００が実装された第１基板としてのフィスカルメモリ基板１０と、フィスカルメモリ１００とは異なる別の部品が実装された第２基板としてのインターフェース基板２００と、第１基板と第２基板を保持するカバー部材３００を備える。 - 特許庁

A subsequent stage signal processing block causes the image stored in the first image memory displayed in a first split display area, the image stored in the second image memory to be displayed in a second split display area, and the image stored in the third image memory to be displayed in a third split display area.例文帳に追加

後段信号処理ブロックが、第１画像メモリに記憶された画像を第１の分割表示領域に表示させ、第２画像メモリに記憶された画像を第２の分割表示領域に表示させ、第３画像メモリに記憶された画像を第３の分割表示領域に表示させる。 - 特許庁

The start memory notification means displays information on the first start memory in a normal mode when a time-saving state is generated even if the information on the first start memory is given in advance, in case a normal variable winning device 7 is not in the time-saving state.例文帳に追加

また、始動記憶報知手段は、普通変動入賞装置７の動作状態が時短動作状態ではない場合に、第１始動記憶についての予告報知を行っていても、時短動作状態が発生した場合は、当該第１始動記憶についての予告報知を通常表示に変更する。 - 特許庁

The semiconductor memory device 300 includes a first memory element 100 and a second memory element 200 isolated mutually by an element isolation region 38, and a first impurity diffused region 16 and a second impurity diffused region 14.例文帳に追加

本発明の不揮発性半導体記憶装置３００は、ウエハ１１に形成されかつ素子分離領域３８によって互いに分離された第１記憶素子１００および第２記憶素子２００と、第１不純物拡散層１６および第２不純物拡散層１４とを含む。 - 特許庁

The disk drive includes a first flush cache memory location, a second flush cache memory location, and a controller for writing information associated with a flush cache write command in one of the first and second flush cache memory locations.例文帳に追加

ディスクドライブは、第１のフラッシュキャッシュメモリ領域、第２のフラッシュキャッシュメモリ領域、及び、フラッシュキャッシュへの書き込み命令に関連付けられた情報を、第１のフラッシュキャッシュメモリ領域と前記第２のフラッシュキャッシュメモリ領域のうちのいずれか一方に書き込むコントローラを備える。 - 特許庁

The element isolation insulating film adjacent to a first end at a memory string side of a dummy memory transistor is formed in the first region, and the element isolation insulating film adjacent to a second end of a selection transistor side of the dummy memory transistor is formed in the second region.例文帳に追加

ダミーメモリトランジスタのメモリストリング側の第１の端部に隣接する素子分離絶縁膜は前述の第１の領域に形成され、ダミーメモリトランジスタの選択トランジスタ側の第２の端部に隣接する素子分離絶縁膜は前述の第２の領域に形成されている。 - 特許庁

The upper electrode 22 of one of two memory capacitors in the complementary memory cell is covered at the end of the active region 3 on the side of first predetermined direction, and the upper electrode 22 of the other memory capacitor is covered at the end of the active region 3 on the side of second direction reverse to the first direction.例文帳に追加

相補型メモリセルが備える２つのメモリキャパシタのうち一方の上部電極２２は、活性領域３における所定の第１方向側端部を覆っており、他方の上部電極２２は、活性領域３における第１方向とは逆の第２方向側端部を覆う。 - 特許庁

The inside of the system LSI30 is provided with the first bus slaves 50 and 52 for making access to the first external memory 32 via the low speed bus 40 and the external bus controller 70, and the second bus masters 60, 62, and 64 for making access to the second external memory 34 via the high speed bus 42 and the external memory controller 72.例文帳に追加

システムＬＳＩ３０内には、低速バス４０，外部バスコントローラ７０を介して第１の外部メモリ３２にアクセスする第１のバススレーブ５０，５２と、高速バス４２，外部メモリコントローラ７２を介して第２の外部メモリ３４にアクセスする第２のバスマスタ６０，６２，６４とが設けられている。 - 特許庁

A write/erase unit of a nonvolatile semiconductor storage device supplies a first electric pulse during data write or erase, the first electric pulse having an electric energy to an extent that an physical state of a memory element of the selected memory cell does not transit and accumulating charges relative to a rectifying element of the selected memory cell.例文帳に追加

不揮発性半導体記憶装置の書き込み／消去部は、データの書き込み又は消去の際、選択メモリセルのメモリ素子の物理状態が遷移しない範囲内の電気エネルギーを有し、選択メモリセルの整流素子に対して電荷を蓄積させる第１の電気パルスを供給する。 - 特許庁

A memory array is provided with nonvolatile memory cells (M11-M22) being one set of a first transistor part of a MOS type having an electric charges holding layer and a memory gate and used for storing information and a second transistor part of a MOS type having a control gate and connecting selectively the first transistor part to a bit line.例文帳に追加

メモリアレイは、電荷保持層とメモリゲートを有し情報記憶に用いるＭＯＳ型の第１トランジスタ部と、コントロールゲートを有し第１トランジスタ部を選択的にビット線に接続するＭＯＳ型の第２トランジスタ部とを一組とする不揮発性のメモリセル（Ｍ１１〜Ｍ２２）を備える。 - 特許庁

The thermally-assisted magnetic memory structure is composed of a first conductor (120) surrounded by cladding (110), a memory cell (170) thermally separated from the first conductor (120) by a thermal resistance region (130), and a second conductor (180) which electrically comes into contact with the memory cell (170).例文帳に追加

クラッディング（１１０）によって包囲された第１の導体（１２０）と、熱抵抗領域（１３０）によって前記第１の導体から熱的に分離されたメモリセル（１７０）と、前記メモリセル（１７０）と電気的に接触する第２の導体（１８０）とからなる熱アシスト型磁気メモリ構造。 - 特許庁

The image pickup device captures an image with an aperture exposure time of T and a time interval Ts, a 1st memory 12 stores first image data and a 2nd memory 13 stores image data after the time Ts.例文帳に追加

開口露光時間Ｔ、時間間隔Ｔｓで画像を取り込み、最初の画像データを第１のメモリ１２に、Ｔｓ後の画像データを、第２のメモリ１３に書き込む。 - 特許庁

The number of pallets of the reference deep color item group LB is memorized in a memory, and the number of pallets of first to ninth relating deep color item groups LB1-9 is memorized in the memory.例文帳に追加

基準濃色品群ＬＢのパレット数を記憶装置に記憶させるとともに、第１〜９関連濃色品群ＬＢ１〜９の各パレット数を記憶装置に記憶させる。 - 特許庁

The audio data is sequentially read a fixed amount each from a memory 3 for storing an audio data by a recording means 2A, and recorded in first and second memory banks 4 and 5 by turns.例文帳に追加

音声データの保存用メモリ３から前記音声データを、記録手段２Ａによって一定量ずつ順に読み出し、第１及び第２メモリバンク４，５に交互に記録する。 - 特許庁

When game balls are received into the first or second starter slot 602 or 604, the start memory is extracted to carry out a lottery processing over the start memory.例文帳に追加

第１始動口６０２または第２始動口６０４に遊技球が受け入れられると始動記憶が抽出され、当該始動記憶についての抽選処理が行われる。 - 特許庁

Memory cells M41 to M48 and memory cells M51 to M58 of one line having a first gate electrode are connected to a ground line GL1 through a direct contact resistance R.例文帳に追加

１つの行のメモリセルＭ５１ないしＭ５８が接地線ＧＬ１に接続され、もう１つの行のメモリセルＭ６１ないしＭ６８が接地線ＧＬ２に接続される。 - 特許庁

The specific command contains identification information for identifying that the data stored in the second memory area should be read following the processing for the first memory area.例文帳に追加

前記特定コマンドは、前記第１メモリ領域に対する処理に続けて、前記第２メモリ領域に格納されたデータを読み出すべきことを識別する識別情報を含む。 - 特許庁

If a power supply switch is switched from ON to OFF, control information stored in a memory of a sub-control substrate of a second control section is stored in a flash memory of a first control section.例文帳に追加

電源スイッチをＯＮからＯＦＦに切り替えると、第２制御部の副制御基板のメモリに記憶された制御情報が、第１制御部のフラッシュメモリに記憶される。 - 特許庁

The axial relative movement of the first support 10 and the second support 11 is controlled by a shape memory means including at least one shape memory wire.例文帳に追加

第一支持体10及び第二支持体11の軸方向の相対的な移動は、少なくとも一つの形状記憶ワイヤを含む形状記憶手段によって制御される。 - 特許庁

On the other hand, the control circuit is configured to, in read operation, apply a higher voltage to gates of unselected memory cells as a selected memory cell is located at a region closer to the first wiring.例文帳に追加

一方、制御回路は、読み出し動作時に、選択メモリセルが第１配線に近い領域にあるほど、非選択メモリセルのゲートに高い電圧を印加する。 - 特許庁

Memory cell arrays 152, 172 store a plurality of pixel data of each pixel block of first and second rows being a searching range in the arrangement of the memory cells corresponding to each word line.例文帳に追加

メモリセルアレイ１５２，１７２には、各ワード線に対応したメモリセルの並びに、夫々探索範囲の第１、第２の行の各画素ブロックの複数の画素データを格納する。 - 特許庁

In this instance, the memory is readable by the image forming apparatus and further a first error detection code generated from the identification data and the attribute data is rewritably stored in the memory.例文帳に追加

メモリは，画像形成装置により読み出し可能であり，更に，識別データと属性データから生成された第１の誤り検出コードが書換可能に記憶されている。 - 特許庁

The first cache memory means 81 creates a parity data of the data concerned and makes to memorize into any one cache memory 65, 75 about the parity data concerned and the data concerned.例文帳に追加

第一のキャッシュ記憶手段８１は、当該データのパリティデータを作成して、当該パリティデータおよび当該データをいずれか１つのキャッシュメモリ６５、７５に記憶させる。 - 特許庁

As resume processing, the flag 205a showing the state of the memory initialization is checked first and when the state is "0", the result is determined as a a resume error, and initialization of the main memory 201 is executed immediately.例文帳に追加

レジューム処理は、まずメモリ初期化済みフラグ２０５ａを調べ、その状態が“０”の場合、レジュームエラーと判断し、直ちに主メモリ２０１の初期化を行なう。 - 特許庁

Memory resources are arranged on distributed data base memory sites for first expanding recognition degree states and a data form expressing these states and further organized by themselves.例文帳に追加

メモリー資源が、認識度状態およびこれらの状態を表現するデータ形状が最初に展開する分散したデータベース・メモリー・サイトに配置され、さらに、自身で組織化される。 - 特許庁

When the board is activated by the power supply of the main device according to the determination result, a first address is set in a nonvolatile memory and the memory can be controlled from a MCU (Micro Control Unit).例文帳に追加

判定結果に従い、主装置の電源で起動されている場合には、不揮発メモリに第１のアドレスを設定すると共に、ＭＣＵからメモリを制御可能とする。 - 特許庁

To rapidly decide the reliability of a first memory means (NVRAM) by arranging a second memory means (NVRAM) to bring efficiency to flag operation on writing.例文帳に追加

第２の記憶手段（ＮＶＲＡＭ）を配置して書き込み時のフラグ操作の効率化を行い、第１の記憶手段（ＮＶＲＡＭ）の信頼性を迅速に判断する。 - 特許庁

The plurality of memory cells 10, ... are connected together in series as alternately contacted to the bit lines BL1, ... and control lines CL1, .... First gate electrodes GL1, ... and second gate electrodes GR1, ... of the memory cells 10, ... are formed in band in the direction orthogonal to the channel.例文帳に追加

メモリセル１０，・・・における第１ゲート電極ＧＬ１，・・・及び第２ゲート電極ＧＲ１，・・・がチャネルに対して直交する方向に帯状に形成されている。 - 特許庁

A CPU 2, a memory 3, and a second DMAC 5 are connected to the main bus MB and peripheral devices such as a first DMA and a controller 11 incorporating a device memory are connected to the sub-bus SB.例文帳に追加

メインバスＭＢには、ＣＰＵ２、メモリ３、第２ＤＭＡＣ５が、サブバスＳＢには、第１ＤＭＡ、ディバイスメモリ内蔵のコントローラ１１などの周辺ディバイスが接続される。 - 特許庁

The memory system is equipped with a memory cell array 1, a bit line switch 4, first and second page buffers 2 and 3, a column switch 5, and an error correction circuit 11, and control circuits 7, and 10.例文帳に追加

記憶システムは、メモリセルアレイ１、ビット線スイッチ４、第１，第２のページバッファ２，３、カラムスイッチ５、エラー訂正回路１１及び制御回路７，１０を備えている。 - 特許庁

The data input/output circuit masks at least any one of data written to a memory cell and data read from the memory cell, in accordance with a logic of the first data mask signal.例文帳に追加

データ入出力回路は、メモリセルへの書き込みデータおよびメモリセルからの読み出しデータの少なくともいずれかを、第１データマスク信号の論理に応じてマスクする。 - 特許庁

A second storage means DBF stores first flag data showing data updated in the volatile semiconductor memory, and not updated in the non-volatile semiconductor memory.例文帳に追加

第２の記憶手段ＤＢＦは、揮発性半導体メモリ内で更新され、不揮発性半導体メモリに更新されていないデータを示す第１のフラグデータを記憶する。 - 特許庁

Voltage application means applies predetermined voltage to the memory cells through the first wiring lines and the second wiring lines when the data are written and formed with respect to the memory cells.例文帳に追加

電圧印加手段は、メモリセルに対するデータの書き込み又はフォーミング時に、第１の配線及び第２の配線を介してメモリセルに所定の電圧を印加する。 - 特許庁

The memory state of the memory cell is determined in accordance with a change of the voltage between the first electrode and the second electrode at the charge or discharge of the read capacity.例文帳に追加

そして、上記読み出し容量の充電または放電時における第１電極と第２電極との間の電圧変化に基づいて、メモリセルの記憶状態を判定する。 - 特許庁

The second resistive memory cell field is formed with a plurality of resistive memory cells storing data at a second data storage speed lower than the first data storage speed.例文帳に追加

第２の抵抗メモリセルフィールドは、上記第１のデータ記憶速度より低い第２のデータ記憶速度にてデータを記憶する複数の各抵抗メモリセルを備えて形成される。 - 特許庁

User can refer to the memory A recognition static graphics file 22-A stored in the first IC memory 12-1 and the like by operating the host device.例文帳に追加

ユーザはホスト機器を操作することにより、例えば、上記第１のＩＣメモリ１２-１に記録されたメモリＡ認識静止画像ファイル２２-Ａを参照することができる。 - 特許庁

A semiconductor device comprises memory cell arrays, each of which comprises memory cell mats including a word line and a bit line, a sub-word driver circuit, and a first control part for controlling the sub-word driver circuit.例文帳に追加

半導体装置は、ワード線及びビット線を含むメモリセルマットと、サブワードドライバ回路と、サブワードドライバ回路を制御する第１制御部と、を有するメモリセルアレイを備える。 - 特許庁

An access signal generation circuit formed in a chip and to be mounted on a semiconductor device converts an external signal to a memory access signal in accordance with an interface of a first memory chip.例文帳に追加

半導体装置に実装されるチップ内に形成されるアクセス信号生成回路は、外部信号を、第１メモリチップのインタフェースに合わせたメモリアクセス信号に変換する。 - 特許庁

The memory region has a phase change portion (5) contacted electrically and thermally with the heater element so that a first current path is formed between the heater element and the remaining portion (4) of the memory element.例文帳に追加

メモリ領域は、ヒータ素子と電気的熱的に接触した相変化部（５）を有し、ヒータ素子とメモリ素子の残りの部分（４）との間に第１の電流路を形成する。 - 特許庁

The memory blocks are selected by the latched second addresses, and then the same rows of the respective selected memory blocks are simultaneously activated in response to to the first address.例文帳に追加

前記ラッチされた第２アドレスのメモリブロックが選択され、その次に、前記第１アドレスに応答して前記各選択されたメモリブロックの同一の行が同時に活性化される。 - 特許庁

The performance frequency of the garbage collection to the first memory area is made high and the performance frequency of the garbage collection to the second memory area is made low.例文帳に追加

第１のメモリ領域に対するガーベージコレクションの実行頻度を高くするとともに、前記第２のメモリ領域に対するガーベージコレクションの実行頻度を低くする。 - 特許庁