| 例文 |
first memoryの部分一致の例文一覧と使い方
該当件数 : 5590件
The memory cell is constituted of a base plate, a stray gate, a control gate, a tunnel layer, a first dope region and a second dope region.例文帳に追加
メモリセルは、基板、浮遊ゲート、制御ゲート、トンネル層、第一ドープ領域、第二ドープ領域からなる。 - 特許庁
Then, the sense amplifier continuously outputs data of the plurality of memory cells connected to the first bit line.例文帳に追加
そして、センスアンプは、第1のビット線に接続された複数のメモリセルのデータを連続的に出力する。 - 特許庁
The first and second dummy cells are set to sizes equal to those of the transistors of the memory cell.例文帳に追加
前記第1及び第2ダミーセルは、前記メモリセルを形成するトランジスタと同一サイズに具現される。 - 特許庁
A first switch terminal 24 of a memory card connector 10 is equipped with a body part 30 fixed to a housing 12.例文帳に追加
メモリカードコネクタ10の第1のスイッチ端子24は、ハウジング12に固定された本体部30を備える。 - 特許庁
To generate composite image data based on first and second image data with a small memory capacity.例文帳に追加
少ないメモリ容量で、第1,第2の画像データに基づく合成画像データを生成することである。 - 特許庁
Among all the bit data of variable length communication cells, the bit data for the integer multiple of a first bit length are stored in a main cell storage memory 1 accessible for the first bit length, and bit data of no longer of the first bit length except for the bit data to be stored in the main cell storage memory 1 are stored in a fraction memory 2.例文帳に追加
この発明は、可変長通信セルの全ビットデータの内、第1のビット長の整数倍のビットデータを第1のビット長でアクセス可能な主セル格納メモリ1に蓄積し、主セル格納メモリ1に格納されるビットデータを除く第1のビット長未満のビットデータを端数メモリ2に蓄積して構成される。 - 特許庁
A control circuit applies a voltage required for the operation of the memory cell via the first and the second wiring.例文帳に追加
制御回路は、第1及び第2配線を介してメモリセルの動作に必要な電圧を印加する。 - 特許庁
An ECC (Error Correction Code) circuit 26 generates a first syndrome about writing data before writing in a memory is performed.例文帳に追加
ECC回路26は、メモリに書き込まれる前の書き込みデータについて、第1シンドロームを生成する。 - 特許庁
File versions of a file at a client stored in an external memory 15 are read first (S100).例文帳に追加
まず、外部メモリ15に格納されているクライアントのもとにあったファイルのファイルバージョンを読み込む(S100)。 - 特許庁
Thus, in the subsequent first reading operation, the data of the real memory cell are correctly read.例文帳に追加
このため、その後の第1読み出し動作において、リアルメモリセルのデータを、正常に読み出すことができる。 - 特許庁
A pulse is supplied to the memory cell 202 through the first electrode 208 and the second electrode 210.例文帳に追加
パルスは、第1の電極208および第2の電極210を介して、メモリセル202に供給される。 - 特許庁
The each memory subblock comprises a first conductive layer, a second conductive layer, a semiconductor layer, and a third conductive layer.例文帳に追加
メモリサブブロックは、第1導電層と、第2導電層と、半導体層と、第3導電層とを備える。 - 特許庁
The old memory card 10A can be inserted into any of first and second card slots 4A and 4B.例文帳に追加
旧メモリカード10Aは、第1、第2のカードスロット4A、4Bの何れにも挿入することができる。 - 特許庁
This waveform data are written into a first or a second memory 15a and 15b according to a predetermined criterion.例文帳に追加
この波形データは所定の条件に従って第1または第2メモリ15a,15bに書き込まれる。 - 特許庁
A first program is executed to generate a second program executed in a random access memory of an integrated circuit.例文帳に追加
集積回路のランダムアクセスメモリーで実行される第2プログラムを発生する第1プログラムを実行する。 - 特許庁
The allocated first portion of the memory is selectively coupled to the bus of the central processing unit system.例文帳に追加
割り当てられたメモリの第1部分は、中央演算処理装置システムのバスに選択的に結合される。 - 特許庁
The first memory card 48 stores a database for registering image data in association with commodity information.例文帳に追加
第1メモリカード48には、画像データを商品情報に関連付けて登録するデータベースが格納される。 - 特許庁
The first logic circuit adds change being different for each memory to output signal of plural memories.例文帳に追加
第1論理回路は、複数のメモリの出力信号に対して、各メモリ毎に異なる変更を加える。 - 特許庁
The first electrode 6 is formed simultaneously with a gate electrode 4 of a MISFET Qs for memory cell selection.例文帳に追加
第1電極6は、メモリセル選択用MISFETQsのゲート電極4と同時に形成される。 - 特許庁
The selectively coupled first portion of the memory is decoupled from the bus of the central processing unit system.例文帳に追加
選択的に結合されたメモリの第1部分は、中央演算処理装置のバスから分離される。 - 特許庁
the time elapsing from when a computer first starts to retrieve programs from its outside memory until it has them ready for accessing 例文帳に追加
コンピューターにおいて,外部記憶装置などからプログラムを見つけ出して読み取りを始めるまでの時間 - EDR日英対訳辞書
This printer 1 executing a dithering process stores previously-prepared first dither matrices 51 in a memory 30.例文帳に追加
ディザ処理を行うプリンタ1は、予め用意された第1のディザマトリクス51をメモリ30に記憶している。 - 特許庁
The first unit includes a nonvolatile memory means 104 memorizing identification information of the user.例文帳に追加
第1の装置には、利用者本人の認証情報を記憶する不揮発性記憶手段104を設ける。 - 特許庁
A non-volatile memory 102 is arranged to store a configuration program which has been encrypted with the first secret key.例文帳に追加
不揮発性メモリ102は、第1の秘密鍵により暗号化されたコンフィグレーションプログラムを保存する。 - 特許庁
The photographed image of the digital camera 40 is first recorded from an image data fetching part 60 to a memory of a personal computer 10.例文帳に追加
まずデジタルカメラ40の撮影画像を画像データ取込部60からパソコン10のメモリに記録する。 - 特許庁
To provide a semiconductor memory of which the area of a first band region is small and the operation speed is high.例文帳に追加
第1の帯状領域の面積が小さく、動作速度が速い半導体記憶装置を提供する。 - 特許庁
The laminate 10 includes a memory layer 6 having a first state (amorphous state) exhibiting a first electric resistance and a second state (crystalline state) having a second electric resistance smaller than the first electric resistance, and also including a heating layer 5 having nearly the same width as the memory layer 6 for heating the memory layer 6.例文帳に追加
積層体10は、第1の電気抵抗を有する第1の状態(非晶質状態)と、第1の電気抵抗よりも小さい第2の電気抵抗を有する第2の状態(結晶質状態)とを有する記憶層6と、記憶層6を加熱しかつ記憶層6とほぼ同一の幅を有する加熱層5とを含む。 - 特許庁
In a first mode (automatic answering telephone), digitally encoded voice data are recorded in a flash memory 14.例文帳に追加
第1のモード(留守番電話)においては、デジタル符号化された音声データは、フラッシュメモリ14に記録する。 - 特許庁
The first channel processor (15) processes the I/O request by use of the data transferred to the buffer memory (17).例文帳に追加
第一のチャネルプロセッサ(15)は、バッファメモリ(17)に転送されたデータを使用してI/Oリクエストを処理する。 - 特許庁
When a write-in instruction from a host device is present within a copy session period to copy data from a first virtual memory to a second virtual memory, a first write-in processing unit executes a write-in instruction only to the virtual memory whose input/output performance is high.例文帳に追加
第1の書き込み処理部は、第1の仮想記憶部から第2の仮想記憶部にデータをコピーするコピーセッション期間内に、上位装置からの書き込み命令がある場合に、入出力性能が高いか想起億部に対してだけ書き込み命令を実行する。 - 特許庁
The primary body part is equipped with a first memory 102 and a control part 70 which accesses the first memory and a developing unit 20 is equipped with a second memory 201 which can be accessed by the control part 70 through a connector 301 having connection terminals arrayed in a column.例文帳に追加
本体部に、第1メモリ102と、第1のメモリにアクセスする制御部70とを備え、現像ユニット20は、制御部70によって、接続端子が列状に配列されたコネクタ301を介してアクセス可能に構成された第2メモリ201を備えた。 - 特許庁
The method includes (a) writing a value into a first memory 560 which forms a portion of an RFID tag and which has a length; (b) writing a form in the second memory 550 of the RFID tag: and (c) imposing access control rules on the first memory 560 in response to (a) and (b).例文帳に追加
(a)RFIDタグの一部を成すと共に長さを有する第1のメモリ560に値を書き込み、(b)前記RFIDタグの第2のメモリ550に型を書き込み、(c)前記(a)および(b)に応答して、前記第1のメモリ560にアクセス制御規則を課す。 - 特許庁
The computer system includes a plurality of memory modules for storing first SPD information including specification information, and a nonvolatile memory for storing an access set value to be used for a memory access in the system and second SPD information being the duplication of the first SPD information.例文帳に追加
仕様情報を含む第1のSPD情報を格納する複数のメモリモジュールと、システム内のメモリアクセスに用いられるアクセス設定値と、第1のSPD情報の複製である第2のSPD情報とを記憶する不揮発性メモリとを備える。 - 特許庁
A second switch is brought into conduction during the read period to a bit line provided on a side opposite to a first non-selected multilevel memory cell and connected to a second non-selected multilevel memory cell adjacent to the first non-selected multilevel memory cell sharing the bit line to which the drain is connected.例文帳に追加
ドレインが接続されるビット線を共有する第1の非選択多値メモリセルに隣接する第2の非選択多値メモリセルに接続される第1の非選択多値メモリセルと反対側のビット線に対しては、第2スイッチが読み出し期間中導通する。 - 特許庁
Since the data amounts of the buffer memory (FM1) fall below first predetermined quantity until the data amounts exceed second predetermined quantity which is larger than first predetermined quantity, the data transfer circuit (16) performs data transfer from the memory (22) to the buffer memory (FM1) in a status that the bus (24) is occupied.例文帳に追加
バッファメモリ(FM1)のデータ量が第1所定量を下回ってから第1所定量より大きい第2所定量を上回るまでの間、データ転送回路(16)は、バス(24)を占有した状態でメモリ(22)からバッファメモリ(FM1)へのデータ転送を実施する。 - 特許庁
The control device (75) controls the storage procedure and the data transfer so that the data already stored for a given period of time in the first memory (71) is overwritten and that the transfer of a content in the first memory (71) to the second memory (73) is performed as reaction to a trigger signal.例文帳に追加
制御装置(75)は、第一メモリ(71)に保存されて所定の期間第一メモリに保存されたデータが上書きされ、トリガー信号に応じて第一メモリ(71)の内容が第二メモリ(73)へ転送されるように、保存処理とデータ転送を制御することができる。 - 特許庁
The nonvolatile semiconductor storage device has a memory cell array area formed by arraying a plurality of memory cells 100 having first and second MONOS memory cells 108A and 108B controlled by a word gate and a control gate in first and second directions A and B.例文帳に追加
不揮発性半導体記憶装置は、ワードゲートとコントロールゲートにより制御される第1,第2のMONOSメモリセル108A,108Bを有するメモリセル100を、第1,第2の方向A,Bにそれぞれ複数配列してなるメモリセルアレイ領域を有する。 - 特許庁
A system for reducing latency includes a first processor, a memory, a first directory, a second directory, a first directory control unit, and a second directory control unit.例文帳に追加
第一のプロセッサと、メモリと、第一のディレクトリと、第二のディレクトリと、第一のディレクトリ制御部と、第二のディレクトリ制御部とを具備するレイテンシ短縮方式によって解決することができる。 - 特許庁
A first switch is provided between a logic circuit in a system LSI and a first power line, and a second switch is provided between at least a part of a nonvolatile memory and the first power line.例文帳に追加
システムLSI中のロジック回路と第1電源線の間に第1スイッチを設けるとともに、揮発メモリの少なくとも一部と第1電源線の間に第2スイッチを設ける。 - 特許庁
An attribute memory 131 is provided for storing while relating the first ID code allotted to the first job with an attribute of a paper selected at the printing operation by the first job.例文帳に追加
第1のジョブに割り当てられた第1のIDコードとその第1のジョブによるプリント動作時に選択された用紙の属性とを関連付けて記憶する属性メモリ131を備える。 - 特許庁
The main memory (48) stores a first character (UCr1-UCr4), is capable of storing a second character (FCr), and stores a first movement history being brought into association with the first character.例文帳に追加
メインメモリ(48)は、第1キャラクタ(UCr1〜UCr4)を記憶しており、第2キャラクタ(FCr)を記憶可能であり、そして第1キャラクタに関連付けられた第1移動履歴を記憶する。 - 特許庁
The first unit memory chip responds to a first chip selection signal, a command signal, an address signal and a clock signal, and inputs the first through Nth data internally or outputs them externally.例文帳に追加
第1単位メモリチップは、第1チップ選択信号とコマンド信号とアドレス信号とクロック信号に応答して第1乃至第Nデータを内部に入力するか外部に出力する。 - 特許庁
The first function task means 51 of a first central processing unit 1 supplies inter-task messages with designation of an address for accessing the memory space of the first central processing unit 1.例文帳に追加
第一中央処理装置1の第一機能タスク手段51は、第一中央処理装置1のメモリ空間へアクセスするアドレスの指定を伴うタスク間メッセージを供給する。 - 特許庁
The first dielectric layer 114 is formed in the memory cell region 112 and the peripheral circuit region 113, and the first metal layer 115 is formed on the first dielectric layer 114.例文帳に追加
第1誘電体層114は、メモリセル領域112と周辺回路領域113に形成され、第1金属層115は、第1誘電体層114に形成されている。 - 特許庁
A first order filter unit 150 carries out first order filtering of the signals read from the converted line memory 141, using coefficients held in a first order filter setting unit 152.例文帳に追加
1次元フィルタ部150は変換ラインメモリ141から読み出された信号に対して、1次元フィルタ設定部152に保持された係数を用いて1次元フィルタ処理を行う。 - 特許庁
At a unit 4 side, only when the read data are stored from the first read FIFO 8 in the first memory 1, the next division request is outputted from the first request FIFO 6.例文帳に追加
ユニット4側では、第1リードFIFO8から第1メモリ1に前記読み出しデータが格納されて初めて、次の分割要求が第1リクエストFIFO6から出力される。 - 特許庁
When data stored in a memory cell transistor CTR having the second gate electrode CG is read out, the first gate control circuit 30 applies a first potential to the first gate electrode WG.例文帳に追加
第2ゲート電極CGを有するメモリセルトランジスタCTRに記憶されたデータの読み出し時、第1ゲート制御回路30は、第1ゲート電極WGに第1電位を印加する。 - 特許庁
According to an embodiment, a nonvolatile semiconductor storage device comprises first and second laminates, first and second semiconductor pillars, first and second memory films, a connection part and a segmentation part.例文帳に追加
実施形態によれば、第1、第2積層体、第1、第2半導体ピラー、第1、第2メモリ膜、接続部及び分断部を備えた不揮発性半導体記憶装置が提供される。 - 特許庁
| 例文 |
| Copyright © National Institute of Information and Communications Technology. All Rights Reserved. |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
