「first memory」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

A reading unit 11 reads first identification information 72 for identifying a USB memory 7 from a portable storage unit 71 of the USB memory 7 installed.例文帳に追加

読取部１１は、装着されているＵＳＢメモリ７の可搬型記憶部７１から、ＵＳＢメモリ７を識別するための第１の識別情報７２を読み取る。 - 特許庁

In order to reproduce the data continuously transmitted from the server apparatus, the data reproducing part 10 requests the area allocation of a first reproduction memory area to an area management part 22, generates first reproduction data from the data recorded in the memory area for storing using the first reproduction memory area, and makes an output part 15 output, based on the first reproduction data generated.例文帳に追加

サーバ装置から連続して送信されるデータを再生するため、領域管理部２２に第１の再生用記憶領域の領域割当を要求し、第１の再生用記憶領域を用いて保存用記憶領域に記録されるデータから第１の再生データを生成し、生成した第１の再生データに基づいて出力部１５に出力させる。 - 特許庁

The storage device with a variable resistance memory element includes: a first memory element that includes a first variable resistance layer 3 and a first electrode 4; and a second memory element that includes a second variable resistance layer 2 whose thickness is different from that of the first variable resistance layer 3, and a second electrode 4.例文帳に追加

抵抗変化型のメモリ素子を有して構成された記憶装置を、第１の抵抗変化層３及び第１の電極４を含む第１のメモリ素子と、第２の抵抗変化層２及び第２の電極４を含み、第２の抵抗変化層２の厚さが第１の抵抗変化層３とは異なる、第２のメモリ素子とを含んで構成する。 - 特許庁

A first converter 33 reads the binary image data of the first display memory 14a and the decoration data of the second display memory 14b every unit of the fixed plurality of pixels and searches the first color designation table 22 based on the character color and the background color designated in the decoration data, and further performs color-conversion to the binary image data of the first display memory 14a.例文帳に追加

第１変換器３３は、固定の複数画素単位毎に、第１表示メモリ１４ａの２値画像データと第２表示メモリ１４ｂの装飾データとを読み出して、装飾データで指定される文字色と背景色とに基づいて第１のカラー指定テーブル２２を検索して第１表示メモリ１４ａの２値画像データを色変換する。 - 特許庁

Responding to the first refresh start signal, the first refresh operation is performed for a memory cell group connected to one side of the first word line out of the memory sub-array, responding to the second refresh start signal, the second refresh operation is performed for a memory cell group connected to the second word line being different from one side of the first word line.例文帳に追加

前記第１リフレッシュ起動信号に応答して、前記メモリサブアレイのうちの一方の第１ワード線に接続されたメモリセル群に１回目リフレッシュ動作が実行され、前記第２リフレッシュ起動信号に応答して、前記一方の前記第１ワード線とは異なる、第２ワード線に接続されたメモリセル群に２回目リフレッシュ動作が実行される。 - 特許庁

The DDR (double data rate) memory system is provided with a function for controlling ODT (on die termination) for each chip select, and is further provided with a memory controller, a first data bus and a second data bus connected to the memory controller, a first chip select connected to the first data bus, and a second chip select connected to the first data bus and the second data bus.例文帳に追加

チップセレクトごとにＯＤＴ（On Die Termination）を制御する機能を備えたＤＤＲ（Double Data Rate）メモリシステムであって、メモリコントローラと、メモリコントローラに接続された、第１のデータバス及び第２のデータバスと、第１のデータバスに接続された第１のチップセレクトと、第１データバス及び前記第２のデータバスに接続された第２のチップセレクトと、を備えている。 - 特許庁

A data transfer device for performing data transfer between a plurality of data transmission/reception devices and at least one memory having a first memory area stores the address information corresponding to the first memory area after one of the data transmission/reception devices acquires an exclusive access right to the first memory area of the memory.例文帳に追加

本実施形態によると、複数のデータ送受信装置と、第１のメモリ領域を有する少なくとも１つのメモリと、の間でデータ転送を行うデータ転送装置であって、前記複数のデータ送受信装置のうちの１つが前記メモリの第１のメモリ領域の排他的アクセス権を獲得すると、前記第１のメモリ領域に対応するアドレス情報を記憶することを特徴とするデータ転送装置が提供される。 - 特許庁

In the computer system, the cell boards are connected to each other by system fabric, memory data read by the first memory controller are compressed by a codec engine before the memory data are transmitted by the fabric agent chip.例文帳に追加

コンピュータシステムにおいて、セルボードは、システムファブリックにより相互接続され、第１のメモリコントローラによって読み出されるメモリデータは、ファブリックエージェントチップにより送信される前に、コーデックエンジンにより圧縮する。 - 特許庁

After the settable memory elements are set, three voting structures with inputs from the first, second, and third settable memory elements, determine the logical value held on each of the settable memory elements.例文帳に追加

設定可能メモリ素子が設定された後、第１、第２および第３の設定可能メモリ素子からの入力を有する３つの投票構造が、各設定可能メモリ素子に保持されている論理値を判定する。 - 特許庁

A first memory control unit 10e decreases the time-out value of the communication data in the second memory 10d at the interval of prescribed time and erases the communication data, with which the time-out value becomes zero, from the second memory 10d.例文帳に追加

第１のメモリ制御装置１０ｅは，第２のメモリ１０ｄの通信データのタイムアウト値を所定の時間ごとに減じ，ゼロとなった通信データを第２のメモリ１０ｄから消去する。 - 特許庁

In the method for reading data from a memory cell 120 selected from a memory cell array 100, the selected memory cell 120 is arranged between first and second write lines 130 and 132.例文帳に追加

メモリセルのアレイ(100)において選択されたメモリセル(120)からデータを読み取るための方法であり、この場合、選択されたメモリセル(120)は、第１の書き込み線(130)と第２の書き込み線(132)との間に配置される。 - 特許庁

A CPU 1 writes the data A, B, C, D, E in respective areas within the first memory area 11 provided in a data storage part 3, and writes the data in order also in the second memory area 12 and the third memory area 13.例文帳に追加

ＣＰＵ１は、データＡ，Ｂ，Ｃ，Ｄ，Ｅをデータ記憶部３に設けられた第１のメモリエリア１１内の各エリアに書き込み、さらに、第２のメモリエリア１２及び第３のメモリエリア１３にも順に書き込む。 - 特許庁

A nonvolatile memory device possibly comprises a step of receiving index values in one or more input terminals of a memory device, and a step of storing the index values in a first register of the memory device.例文帳に追加

不揮発性メモリデバイスは、メモリデバイスの一つ以上の入力端子においてインデックス値を受信するステップと、メモリデバイスの第一のレジスタにインデックス値を格納するステップとを含む可能性がある。 - 特許庁

A first truth table preparing part S2 compulsorily initializes an external input pin and a memory part by combining the input pin of a CMOS (complementary metal-oxide semiconductor) logical circuit cell having the memory part with the memory part.例文帳に追加

第１の真理値表作成部S2は、メモリ部を有するＣＭＯＳ論理回路セルの外部入力ピンとメモリ部との組合せにより外部入力ピンとメモリ部が強制的に初期化する。 - 特許庁

A first exclusive OR circuit 40 exclusively ORs the parity code of data stored in a memory 10 and a monitor pattern related to the storage address inside the memory when writing data to the memory 10.例文帳に追加

第１のエクスクルーシブオア回路４０は、メモリへのデータ書き込み時に、メモリに収容されるデータのパリティ符号とメモリ内での収容アドレスに関連する監視パターンの排他的論理和を生成する。 - 特許庁

In housing either a first memory card 12a or a second memory card 12b in a main body 20 from a loading slot 13, a lid 14 is pushed by the memory cards 12a, 12b and is pushed open toward inside of the main body 20.例文帳に追加

第１のメモリーカード12ａおよび第２のメモリーカード12ｂのうちの一方を挿入口13から本体20に収容する際に、蓋14はメモリーカード12ａ、14ｂにより押されて本体20の内側に向けて押し開かれる。 - 特許庁

The nonvolatile semiconductor storage device is provided, which is equipped with a memory string having memory cells, each of which has a channel, a first insulating film, an electric charge storage layer and a gate electrode laminated therein; and a driving section connected to the memory cells.例文帳に追加

チャネル、第１絶縁膜、電荷保持層及びゲート電極が積層されたメモリセルを有するメモリストリングと、メモリセルに接続された駆動部と、を備えた不揮発性半導体記憶装置を提供する。 - 特許庁

In the method for operation of the memory cell, the memory cell has a channel area (2) in which operation is possible in a first direction and a second direction, and the memory cell is characterized by at least one effective parameter.例文帳に追加

本発明のメモリセルの動作方法において、メモリセルは第１の方向および第２の方向に動作可能なチャネル領域（２）を有し、少なくとも１つの有効なパラメータによって特徴づけられる。 - 特許庁

When the second USB memory 3 is connected, the source PC1b encrypts data by using the first open key stored in the second USB memory 3 and causes the second USB memory 3 to stores the data.例文帳に追加

移動元ＰＣ１ｂは、第２ＵＳＢメモリ３が接続された場合、第２ＵＳＢメモリ３に格納されている第１公開鍵を用いてデータを暗号化して第２ＵＳＢメモリ３に格納させる。 - 特許庁

In the method for writing the data in the semiconductor memory device, the method includes writing data in a memory cell through two data writing steps having different magnitude relations of voltages applied to a first impurity region and a second impurity region of the memory cell.例文帳に追加

メモリセルの第１不純物領域及び第２不純物領域に印加される電圧の大小関係が互いに異なる２つのデータ書込みステップによってメモリセルにデータの書込みをなす。 - 特許庁

The first electronic switch (206) of the intermesh memory element is electrically connected to an input (210) of the memory component, and a second electronic switch (232) is electrically connected to an output (254) of the memory component.例文帳に追加

インターメッシュ・メモリ素子の第１の電子スイッチ（２０６）はメモリ・コンポーネントの入力（２１０）に電気的に接続され、第２の電子スイッチ（２３２）はそのメモリ・コンポーネントの出力（２５４）に電気的に接続される。 - 特許庁

At that time, the replacement sections 2, 3 decides the redundant memory cell out of the redundant memory cells 12 in accordance with whether the memory cell to be replaced has the first characteristics or the second characteristics.例文帳に追加

このとき置換部（２、３）は、前記置換対象メモリセルが前記第１特性を有するか前記第２特性を有するかに応じて、冗長メモリセル（１１）のうちから前記置換先冗長メモリセルを定める。 - 特許庁

A method for activating a memory includes receiving a select signal at the memory, receiving a plurality of address bits at the memory, determining whether the select signal is active, determining whether a first bit in the plurality of address bits has a first value, and activating the memory only if the select signal is active and the first bit has the first value.例文帳に追加

メモリにおいてセレクト信号を受信すること、上記メモリにおいて複数のアドレスビットを受信すること、上記セレクト信号がアクティブであるかどうかを識別すること、上記複数アドレスビットにおける第１ビットが第１値を有するかどうかを識別すること、および、上記セレクト信号がアクティブであり、上記第１ビットが上記第１値を有する場合のみ、上記メモリをアクティブにすることを含む。 - 特許庁

A first bit line pair BM, /BM for reading data from the desired memory cells of a memory cell array and a second bit line pair BS, /BS for writing data to the desired memory cells of another memory cell array are respectively formed in different layers via an interlayer insulation film 32.例文帳に追加

メモリセル列の任意のメモリセルよりデータを読み出す第１のビット線対ＢＭ，／ＢＭと、メモリセル列の他の任意のメモリセルにデータを書き込む第２のビット線対ＢＳ，／ＢＳとは、層間絶縁膜３２を介して、それぞれ異なる層に形成される。 - 特許庁

The data unit is moved to a second memory location different from the first memory location that is selected based on a correspondence between a known latency of the second memory location and the usage frequency of the data unit, in which the second memory location is the primary data storage location for the data unit.例文帳に追加

データ単位は、第１メモリ場所とは異なる、第２メモリ場所の既知の待ち時間とデータ単位の使用頻度との間の相関に基づいて選択された、データ単位のための主データ格納場所である第２のメモリ場所に移動される。 - 特許庁

This method comprises a step for storing second image data in a partial area of a memory; a step for serially writing first image data in the memory; a step for serially reading the data stored in the memory; and a step for displaying the data read from the memory.例文帳に追加

第２の画像のデータをメモリの一部の領域に格納する工程と；第１の画像のデータを前記メモリにシリアルに書き込む工程と；メモリに格納されたデータをシリアルに読み出す工程と；メモリから読み出されたデータを表示する工程とを含む。 - 特許庁

The brightness related memory content at a memory position in the top area is attenuated using a first attenuation function FT, and the brightness related memory content at a memory position in the bottom area is attenuated using a second attenuation function FB.例文帳に追加

第１減衰関数Ｆ_Tを用いて頂部領域内におけるメモリ記憶位置の輝度関連記憶内容を減衰させると共に、第２減衰関数Ｆ_Bを用いて底部領域内におけるメモリ記憶位置の輝度関連記憶内容を減衰させる。 - 特許庁

The first selector selects the data input without going through the buffer memory and to be stored in the flash memory when the speed of the data to be stored in the flash memory is less than a speed writable in the flash memory.例文帳に追加

前記第１のセレクタは、前記フラッシュメモリに格納されるべきデータの速度が、前記フラッシュメモリへの書き込み可能速度未満である場合には、前記バッファメモリを経由せずに入力された前記フラッシュメモリに格納されるべきデータを選択する。 - 特許庁

When a memory exchange part 45 of the memory-shuffling part 4 performs memory exchange, flag information is referred to for both target addresses; pieces of the held data of the addresses are calculated by using the arithmetic function, if the flag information is in the first state; and memory access is performed, if it is in the second state.例文帳に追加

メモリシャッフル部４のメモリ交換部４５によりメモリ交換を行う際、対象の両アドレスにつき、フラグ情報を参照し、第１の状態ならば演算機能により当該アドレスの保持データを求め、第２の状態ならばメモリアクセスする。 - 特許庁

Each of the cells is configured to perform a memory migration function of migrating memory from a first main memory of the main memories to a second main memory by a method that is invisible to an operating system of the multiprocessor system.例文帳に追加

前記セルの各々は、当該マルチプロセッサシステムのオペレーティングシステムに対して不可視である方法で、前記メインメモリのうちの第１のメインメモリから前記メインメモリのうちの第２のメインメモリにメモリを移行させるメモリ移行機能を実行するように構成される。 - 特許庁

First paired bit line BM/BM for reading a data out of an arbitrary memory cell in a memory cell train and second paired bit line BS/BS writing a data into another arbitrary memory cell in the memory cell train are formed at different layers with an inter-layer insulating film 32 in between.例文帳に追加

メモリセル列の任意のメモリセルよりデータを読み出す第１のビット線対ＢＭ，／ＢＭと、メモリセル列の他の任意のメモリセルにデータを書き込む第２のビット線対ＢＳ，／ＢＳとは、層間絶縁膜３２を介して、それぞれ異なる層に形成される。 - 特許庁

A logical memory configuration processing part 11 reads various types of physical memories and registers prepared beforehand as a library, and generates logical memory candidates by combining one or both of the physical memory and the register so that a logical memory satisfying logical conditions deciding the memory space can be configured, and selects the logical memory of the first priority candidate based on priority conditions from among the logical memory candidates.例文帳に追加

論理メモリ構成処理部１１は、ライブラリとしてあらかじめ用意されている数種の物理メモリ及びレジスタを読み込み、メモリ空間を定めた論理条件を満たす論理メモリを構成するように、物理メモリ及びレジスタの一方のみまたは両方を組み合わせて、論理メモリ候補を生成し、論理メモリ候補の中から優先条件にもとづき、最優先候補の論理メモリを選択する。 - 特許庁

Then, data read from a disk is first temporarily held in the first memory means, and the first memory means is controlled to always hold data time-sequentially before/after currently reproduced and outputted data.例文帳に追加

その上で、ディスクから読み出したデータを、先ず上記第１のメモリ手段に一時保持すると共に、この第１のメモリ手段に対して、常に現在再生出力されているデータの時系列的に前後となるデータが保持されるように制御する。 - 特許庁

A first deterioration detecting circuit detects deterioration of the characteristic of the real memory cell when the number of erasing pulses impressed until the time the data of the real memory cell are erased is equal to or smaller than a preset first reference frequency, and outputs a first detection signal.例文帳に追加

第１劣化検出回路は、リアルメモリセルのデータが消去されるまでに印加された消去パルスの数が予め設定された第１基準回数以下のときに、リアルメモリセルの特性の劣化を検出し、第１検出信号を出力する。 - 特許庁

The dictionary data is selected so that the dictionary data used when the face area is recognized in the last shot is first read out to the first dictionary memory 27.例文帳に追加

辞書データの選択は、前回撮影時に顔領域と認識した時に用いた辞書データを第１辞書メモリ２７に最初に読み出す。 - 特許庁

A mark is set, the mark being associated with the first definitional data item to indicate that the first definitional data item is to be removed from the memory.例文帳に追加

第１の定義的データ項目と関連するマークが設定され、第１の定義的データ項目がメモリから削除されるべきであると指示する。 - 特許庁

The first cache control means stores write data to be written onto the first external storage in a cache area in the volatile memory.例文帳に追加

第１キャッシュ制御手段は前記第１外部記憶装置に書き込むべきライトデータを前記揮発性メモリ内のキャッシュ領域に格納する。 - 特許庁

The data receiving unit receives first data to be written into a memory array from the host circuit and second data generated based on the first data.例文帳に追加

データ受信部は、ホスト回路からメモリアレイに書き込むべき第１のデータと、第１のデータに基づいて生成された第２のデータを受信する。 - 特許庁

One ends of the electric current passages of the first, second and third forwarding transistors are connected with control electrodes of the first, second, and third memory cell transistors respectively.例文帳に追加

第１、第２、第３転送トランジスタの電流通路の一端は、第１、第２、第３メモリセルトランジスタの制御電極とそれぞれ接続される。 - 特許庁

A first and a second memory transistor are included in a string part between the first and second bit-lines, and comprise the control gate and the storage node, respectively.例文帳に追加

第１及び第２メモリトランジスタは、第１及び第２ビットラインの間のストリング部分に含まれ、制御ゲート及びストレージノードをそれぞれ備える。 - 特許庁

The data reception section receives, from the host circuit, first data to be written into a memory array, and second data generated based on the first data.例文帳に追加

データ受信部は、ホスト回路からメモリアレイに書き込むべき第１のデータと、第１のデータに基づいて生成された第２のデータを受信する。 - 特許庁

An insulation layer 12 is formed on the memory substrate 11 and the first dielectric layer 114 not covered with the first metal layer 115.例文帳に追加

絶縁層１２は、メモリ基板１１に形成され、且つ第１金属層１１５に覆われない第１誘電体層１１４に形成される。 - 特許庁

The memory stores as the controlling information, first information associated with the first mode and second information associated with the second mode.例文帳に追加

メモリは、上記制御情報として、第１のモードに対応した第１の情報と第２のモードに対応した第２の情報とを記憶している。 - 特許庁

This semiconductor memory is provided with a MOS transistor, first insulation films (16, 21 and 22), a capacitance part and a first contact part (17').例文帳に追加

本発明による半導体記憶装置は、ＭＯＳトランジスタと、第１絶縁膜（１６、２１、２２）と、容量部と、第１コンタクト部（１７’）とを具備する。 - 特許庁

The memory 14 is connected to the first bus 7 and the second bus 12, and receives an access from the processor 2 via the first bus 7 or the second bus 12.例文帳に追加

メモリ１４は、第１バス７及び第２バス１２に接続され、第１バス７又は第２バス１２を介してプロセッサ２からアクセスを受ける。 - 特許庁