「gate terminals」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The gate terminals of the field effect transistors FET1, 2 are grounded through respective resistors.例文帳に追加

ＦＥＴ１，２のゲート端子はそれぞれ抵抗を介して接地される。 - 特許庁

To lay out leading terminals of signal wiring without clustering them regardless of the layout of a logical gate or input/output terminals of the logical gate.例文帳に追加

論理ゲートや論理ゲートの入出力端子の配置にかかわらず、信号配線の引き出し端子を密集させることなく配置すること。 - 特許庁

A resistor is used as the gate electrode 1, and two terminals 5 and 6 for conduction are connected to the gate electrode 1.例文帳に追加

ゲート電極１に抵抗体を使用し、ゲート電極１には二つの通電用端子５、６を接続している。 - 特許庁

When the number of gate terminals which are simultaneously selected at the time of scanning plural lines of gate terminals is set constant, a voltage drop across the protective resistance 4 becomes constant and a constant gate voltage is applied to each gate terminal and reproducing drivings are performed.例文帳に追加

複数本のゲート端子を走査する際に、同時に選択するゲート端子数を一定にすれば、保護抵抗４における電圧降下が一定になり、各ゲート端子に一定のゲート電圧が印加されて再生駆動が行われる。 - 特許庁

Voltage (VGH, VGLt) applied to a gate driver circuit 12a is applied to transistor control terminals G (GR, GG, GB) connected to gate terminals of test transistors 145.例文帳に追加

テストトランジスタ１４５のゲート端子と接続されたトランジスタ制御端子Ｇ（ＧＲ、ＧＧ、ＧＢ）には、ゲートドライバ回路１２ａに印加される電圧（ＶＧＨ、ＶＧＬｔ）が印加される。 - 特許庁

The gate terminals of the p-type transistor constituting each inverter circuit are connected to the gate terminal of the p-type transistor P0.例文帳に追加

それぞれのインバータ回路を構成するｐ型トランジスタのゲート端子は、ｐ型トランジスタＰ０のゲート端子に接続されている。 - 特許庁

When erasing the data, the electrons are pulled away from the floating gate 5 into an eraser gate 9 by applying the eraser gate 9 with positive bias and the selection gate 8 with 0V or a negative bias and opening the other terminals.例文帳に追加

消去は消去ゲート９に正バイアス、選択ゲート８に０Ｖ又は負バイアスを印加し、他の端子を開放とし、浮遊ゲート５の電子を消去ゲート９に引き抜くことによって行う。 - 特許庁

The inverter (1) comprises output MISFETs connected with a load (2), and gate drivers (6) which apply gate voltage to the gate terminals of the output MISFETs (5).例文帳に追加

本発明によるインバータ（１）は，負荷（２）に接続される出力ＭＩＳＦＥＴと，出力ＭＩＳＦＥＴ（５）のゲート端子にゲート電圧を印加するゲートドライバ（６）とを備えている。 - 特許庁

To provide a display device capable of reducing the number of output terminals of a gate driver for the number of gate lines of a display panel and the number of connection lines with the gate driver.例文帳に追加

表示パネルのゲートライン数に対してゲートドライバの出力端子数及びゲートドライバとの接続配線数を削減することができる表示装置を提供すること。 - 特許庁

Out of terminals of a transistor T, a terminal t1 which constitutes a gate is connected to a word line W.例文帳に追加

トランジスタＴの各端子のうち、ゲートを構成する端子ｔ１がワード線Ｗに接続する。 - 特許庁

A common control signal is input to the gate terminals of the MOSFETs constituting each of the switches.例文帳に追加

各スイッチを構成するＭＯＳＦＥＴのゲート端子に共通の制御信号を入力する。 - 特許庁

A diode section 48 has three diodes 50a-50c connected in parallel, and is connected between gate terminals 42a-42c of the first semiconductor switches 28a-28c and the other end 46 of the inductor 22.例文帳に追加

該ダイオード部４８は、並列とされた３つのダイオード５０ａ〜５０ｃを有する。 - 特許庁

Gate terminals of the NMOS transistors M1 to Mk are connected commonly to a signal ϕCPR.例文帳に追加

ＮＭＯＳトランジスタＭ１乃至Ｍｋのゲート端子は共通に信号φＣＰＲに接続される。 - 特許庁

Reference voltage Vref and negative feedback voltage are supplied to gate terminals of the transistors M3 and M5, respectively.例文帳に追加

トランジスタＭ３，Ｍ５のゲート端子には、基準電圧Ｖref、負帰還電圧がそれぞれ供給される。 - 特許庁

GATE DEVICE HAVING EXPANDED CONTACT AREA FOR SOURCE AND DRAIN TERMINALS AND ITS MANUFACTURE例文帳に追加

ソースとドレイン端子用の拡大されたコンタクト領域を有するゲートデバイス及びその製造方法 - 特許庁

Gate terminals of transistors M2, M4 are connected between the constant current source 20 and the transistor B1.例文帳に追加

定電流源２０とトランジスタＢ１との間には、トランジスタＭ２，Ｍ４のゲート端子が接続される。 - 特許庁

On the other hand, the drain terminal of a transistor P3 is connected with the drain terminals of the transistors N1 and N3 and the gate terminals of the transistors N2, N4 and N5.例文帳に追加

一方、トランジスタＰ３のドレイン端子は、トランジスタＮ１、Ｎ３のドレイン端子及びトランジスタＮ２、Ｎ４、Ｎ５のゲート端子に接続される。 - 特許庁

Five inverters I_B,0 to I_B,5 also have their output terminals connected to gate terminals of NMOS transistors in a ring shape.例文帳に追加

５個のインバータＩ_Ｂ,０〜Ｉ_Ｂ,５も、各インバータの出力端とＮＭＯＳトランジスタのゲート端子との接続に関してはリング状に接続されている。 - 特許庁

Five inverters I_A,0 to I_A,4 have their output terminals connected to gate terminals of NMOS transistors in a ring shape.例文帳に追加

５個のインバータＩ_Ａ,０〜Ｉ_Ａ,４は、各インバータの出力端とＮＭＯＳトランジスタのゲート端子との接続に関してはリング状に接続されている。 - 特許庁

In a bidirectional switch using MOSFET, the source terminal and back gate terminals of MOSFET are connected to each other through a transfer gate TG.例文帳に追加

ＭＯＳＦＥＴを用いた双方向スイッチにおいて、ＭＯＳＦＥＴのソース端子とバックゲート端子間を、トランスファゲートＴＧを介して接続する。 - 特許庁

An insulated gate type switching device for controlling continuity/discontinuity between first and second current terminals by a gate terminal is installed on a package.例文帳に追加

ゲート端子により第１及び第２の電流端子間の導通，非導通が制御される絶縁ゲート型のスイッチング素子は、パッケージに搭載される。 - 特許庁

With this configuration, during the oscillating operation, the oscillation voltage amplitude of the gate terminals of the transistors Q1 and Q2 becomes larger than the oscillation voltage amplitude of the drain terminals.例文帳に追加

上記構成により、発振動作中においてQ1，Q2のゲート端子の発振電圧振幅は、ドレイン端子の発振電圧振幅より大きくなる。 - 特許庁

Gate terminals of the NT2 and PT2 are connected common and further connected with the node ND1.例文帳に追加

ＮＴ２およびＰＴ２のゲート端子は共通接続されるとともに、ノードＮＤ１に接続されている。 - 特許庁

Gate terminals of the NT1 and PT1 are connected common and further connected with the node ND2.例文帳に追加

ＮＴ１およびＰＴ１のゲート端子は共通接続されるとともに、ノードＮＤ２に接続されている。 - 特許庁

The respective gate terminals of first p-type and first n-type MOSFETs 15 and 16 are connected to the input terminal.例文帳に追加

第１ｐ型、第１ｎ型ＭＯＳＦＥＴ１５、１６の各ゲート端子は入力端子と接続される。 - 特許庁

Since the positive and negative input terminals are connected to the gate electrodes of the transistors, the circuit has a large impedance.例文帳に追加

正負入力端子は，トランジスタのゲート電極に接続しているので，入力インピーダンスが大きい。 - 特許庁

At the time of grasping that the gate keeper is not operating, the device informs a plurality of communication terminals of the result.例文帳に追加

ゲートキーパーが非動作状態と把握したときには、複数個の通信端末に、その旨を通知する。 - 特許庁

The voltage clamp includes one or more parallel branches connected between the source and gate terminals of the MOSFET.例文帳に追加

電圧クランプはＭＯＳＦＥＴのソース−ゲート端子間に接続される１つ以上の並列ブランチを含む。 - 特許庁

A second input terminal of the second NOR gate, a second input terminal of the third NOR gate are respectively connected to a CON2 terminal and a CON3 terminal, and the output terminals are connected to the gate lines in odd number and the gate lines in even number.例文帳に追加

また、第２ノアゲートの第２入力端、第３ノアゲートの第２入力端は、各々ＣＯＮ２端子、ＣＯＮ３端子と連結されており、各々の出力端は、奇数番目のゲート線、偶数番目のゲート線と連結されている。 - 特許庁

Second terminals of the gate resistances 50, 51, 52, 53 disposed for the respective MOSFETs 30, 31, 32, 33 are connected to a pulse generation circuit 60 via a gate voltage application line L3.例文帳に追加

ＭＯＳＦＥＴ３０，３１，３２，３３毎に設けられたゲート抵抗５０，５１，５２，５３の第２の端子がゲート電圧印加ラインＬ３を介してパルス発生回路６０と接続されている。 - 特許庁

An integration circuit 40 is formed in a connection line for connecting a gate terminal of a MOS transistor 33 to gate terminals of MOS transistors 31a-31d.例文帳に追加

ＭＯＳトランジスタ３３のゲート端子と、ＭＯＳトランジスタ３１ａ〜３１ｄのゲート端子間を接続する接続ラインに、積分回路４０を設けた。 - 特許庁

The gate control circuit 60 starts, receiving a negative voltage which is generated, with the anode terminal A considered as a potential basis, between terminals of the resistance element 20 at the time when the two terminals are connected, and boosts this voltage between the terminals to a prescribed one to generate the gate driving voltage.例文帳に追加

ゲート制御回路６０は、２端子間が導通時に抵抗素子２０の端子間に陽極端子Ａを電位基準として発生する負の電圧を受けて起動し、該端子間電圧を所定の電圧に昇圧してゲート駆動電圧を生成する。 - 特許庁

Activation of an application on the mobile terminals 30 is made to be needless at the time of passing through the ETC gate, thereby the user can use the mobile terminals 30 for the another usage before and after passing through the ETC gate.例文帳に追加

また、ＥＴＣゲート通過時に携帯端末３０上でアプリケーションを起動しておく必要をなくし、ＥＴＣゲートの通過前後においてユーザは携帯端末３０を他の用途に用いることができる。 - 特許庁

A second bus line 16 which is branched between the third and fourth gate driver ICs (G3, G4) connects the gate low terminals 11a, 11b of the third and forth gate driver ICs (G3, G4) to the FPC 5.例文帳に追加

第３、第４ゲート用ドライバーＩＣ（Ｇ３、Ｇ４）間で分岐する第２バスライン１６により第３、第４ゲート用ドライバーＩＣ（Ｇ３、Ｇ４）のゲートＬｏｗ端子１１ａ、１１ｂがＦＰＣ５に接続される。 - 特許庁

A first bus line 15 which is branched between the first and second gate driver ICs (G1, G2) connects the gate low terminals 11b, 22a of the first and second gate driver ICs (G1, G2) to the FPC 5.例文帳に追加

第１、第２ゲート用ドライバーＩＣ（Ｇ１、Ｇ２）間で分岐する第１バスライン１５により第１、第２ゲート用ドライバーＩＣ（Ｇ１、Ｇ２）のゲートＬｏｗ端子１１ｂ、１１ａがＦＰＣ５に接続される。 - 特許庁

The liquid crystal display is provided with gate terminals 16 for applying a voltage to the gate wiring 4 and a tapered gate wiring 14 to connect with it, and a conductor layer 18 is provided on the upper layer of the tapered gate wiring 14 via a gate insulating film 5.例文帳に追加

本発明にかかる液晶表示装置は、ゲート配線４に電圧を印加するためのゲート端子１６およびこれに接続するため設置されたテーパーゲート配線部１４が設けられ、テーパーゲート配線部１４の上層にゲート絶縁膜５を介して導電層１８を配設するものである。 - 特許庁

A short circuit (gate circuit) 15 for shorting terminals of a hall call button 12 of an elevator.例文帳に追加

エレベーターの乗場呼びボタン１２の端子間に、この端子間を短絡する短絡回路（ゲート回路）１５を接続する。 - 特許庁

Input/output terminals I/O121 to I/O128 are arranged while taking the misalignment of gate grids with metal pin grids into consideration.例文帳に追加

入出力端子Ｉ／Ｏ１２１〜Ｉ／Ｏ１２８を、ゲートグリッドとメタルピングリッドとの間のずれを考慮して配置する。 - 特許庁

In a dual gate type switching element (11), terminals (27, 27a, 27b) are prepared in a drain region (17), on a board of the switching element (11).例文帳に追加

デュアルゲート型のスイッチング素子（11）では、スイッチング素子（11）の基板上には、ドレイン領域（17）に端子（27,27a,27b）が設けられる。 - 特許庁

Further, the voltage controlled oscillator includes a first control signal generating circuit which supplies a common first control signal to the source/drain terminals and gate terminals of the first and second MOS transistors, and a second control signal generating circuit which supplies a common second control signal to the gate terminals of the first and second MOS transistors.例文帳に追加

更に、第１，第２のＭＯＳトランジスタのソース・ドレイン端子に共通の第１制御信号を供給する第１制御信号発生回路と、第１，第２のＭＯＳトランジスタのゲート端子に共通の第２制御信号を供給する第２制御信号発生回路とを有する。 - 特許庁

As it is unnecessary to draw the drain electrodes outside in the dual type MOSFET, only two gate terminals and two source terminals are needed to be drawn out, and these four terminals are drawn out by a lead frame or a conductive pattern.例文帳に追加

デュアル型ＭＯＳＦＥＴでは、ドレイン電極を外部に導出する必要が無く、２つのゲート端子および２つのソース端子のみであるため、これら４端子をリードフレーム又は導電パターンにより外部に導出する。 - 特許庁

The 1st switching element 311 is a thin film transistor having three terminals; and a gate terminal among the three terminals is connected to a scanning line and other two terminals are connected to a pixel electrode 314 and a data line 32 respectively.例文帳に追加

第１の切換素子３１１は３つの端子を有する薄膜トランジスタであり、３つの端子のうちのゲート端子は走査線に接続し、他の２つの端子は画素電極３１４とデータ線３２にそれぞれ接続する。 - 特許庁

The package includes an external control terminal connected with the gate terminal, and first and second external current terminals connected with the first and second current terminals, respectively.例文帳に追加

パッケージは、ゲート端子に接続されるべき外部制御端子、第１及び第２の電流端子がそれぞれ接続される第１及び第２の外部電流端子を有する。 - 特許庁

When voltages at the output terminals decrease and a gate-source voltage of the TR M3 exceeds the Vth, the M3 is turned on and conductive to saturate and place a limit onto the voltages of the output terminals.例文帳に追加

出力端子の電圧下がりＭ３のゲートソース間電圧がＶｔｈを超えるとＭ３はオンして導通し，出力端子の電圧は飽和しリミットが掛かる。 - 特許庁

For the exposed part of each terminal from the sealing resin 6, an exposed part of the gate terminals 4a, 4b is disposed inside with an exposed part of the source terminals 3a, 3b disposed on the outside.例文帳に追加

各端子の封止樹脂部６からの露出部は、内側にゲート端子４ａ，４ｂの露出部が配置し、その外側にソース端子３ａ，３ｂの露出部が配置している。 - 特許庁