「gate terminals」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

An opening 61 for connecting gate is provided at the central part of the emitter power supply plate 6, and gate electrode terminals 510 and 520 of the semiconductor elements 51 and 52 are provided in the opening 61 for connecting gate.例文帳に追加

エミッタ電源板６の中央部分にはゲート接続用開口６１が配設され、このゲート接続用開口６１内において半導体素子５１、５２のそれぞれのゲート電極端子５１０及び５２０が配設される。 - 特許庁

The checkers 4 on standby in the container terminal gate 1 each have portable terminals 5 which exchange information related to the condition on the damages or the like of the container 3 between the gate server 7 performing gate control of a chassis 2 and the container 3 passing through a lane 11 of the gate 1.例文帳に追加

コンテナターミナルゲート１に待機しているチェッカー４のそれぞれに、ゲート１のレーン11を通過するシャーシ２とコンテナ３とのゲート管理を行うゲートサーバー７と間で、コンテナ３の損傷等の状態に関する情報を交換する携帯端末５を所持させる。 - 特許庁

Potentials of back gate terminals BN1 and BN2 of the NMOS transistors N1 and N2 are set to a ground potential GND.例文帳に追加

ＮＭＯＳトランジスタＮ１及びＮ２のバックゲート端子ＢＮ１及びＢＮ２の電位は接地電位ＧＮＤに設定される。 - 特許庁

The input terminals of each logic gate are coupled to receive signals from two of the local read bit lines.例文帳に追加

各論理ゲートの入力ターミナルは、二つのローカル読み取りビット線から信号を受信するように連結されている。 - 特許庁

The gate of a MOSFET is insulated from other terminals to facilitate fixing Vg to a desired value.例文帳に追加

ＭＯＳＦＥＴのゲートはその他の端子から絶縁されているため、Ｖｇは所望の値に固定することが容易である。 - 特許庁

Cascode MOS transistors T3 provided for the plurality of amplifiers AP have their gate terminals connected in common.例文帳に追加

複数のアンプＡＰの各々に設けられたカスコードＭＯＳトランジスタＴ３のゲート端子同士は共通に接続されている。 - 特許庁

A driving circuit is equipped on a substrate and drives the pixel portions electrically connected to first terminals of the plurality of gate lines.例文帳に追加

駆動回路は、基板上に具備され、複数のゲートラインの第１端部に電気的に連結された画素部を駆動させる。 - 特許庁

A resistor R1 is connected in between transistors 1, 2, whose gate electrodes are respectively connected to a positive and a negative input terminals.例文帳に追加

正負入力端子にゲート電極を接続したトランジスタ１，２のソース電極間に抵抗Ｒ１を接続する。 - 特許庁

Terminals for the gate electrodes are formed by injecting a dopant 46 into the injecting region 44.例文帳に追加

ゲート電極(２２)用の端子(５０)が基板(１２)の打ち込み領域(４４)にドーパント(４６)を打ち込むことによって形成される。 - 特許庁

A voltage inverse to a voltage applied to gate electrodes of the FETs connected to each of individual input output terminals is applied between each of switching signal application terminals and each of the individual input output terminals via the high resistance resistors.例文帳に追加

切り替え信号印加端子と個別入出力端子との間には、この個別入出力端子に接続するＦＥＴのゲート電極に印加される電圧と逆相の電圧が、高抵抗値の抵抗を介して印加される。 - 特許庁

The 2nd switching element 312 also has three terminals; and a gate terminal among the three terminals is connected to a black select line 33 and other two terminals are respectively connected to the pixel electrode 314 and a common electrode 35.例文帳に追加

第２の切換素子３１２も３つの端子を有する薄膜トランジスタであり、３つの端子のうちのゲート端子は黒色選択線３３に接続し、他の２つの端子は画素電極３１４と共通電極３５にそれぞれ接続する。 - 特許庁

This semiconductor device comprises: a transistor QN5 diode-connected between gate and source terminals of a transistor QN2 constituting a low-side switch; and a transistor QN6 diode-connected between gate and source terminals of a transistor QN4 constituting a low-side switch.例文帳に追加

この発明は、ローサイドスイッチを構成するトランジスタＱＮ２のゲート・ソース端子間にダイオード接続されるトランジスタＱＮ５と、ローサイドスイッチを構成するトランジスタＱＮ４のゲート・ソース端子間にダイオード接続されるトランジスタＱＮ６と、を備えている。 - 特許庁

A power source switch circuit is configured of two PMOS transistors M1 and M2, and pull-up circuits 22 and 23 are respectively connected to the gate terminals, and a pull-down circuit 24 to which a charge pump circuit 25 for generating a negative voltage is connected is commonly connected to the gate terminals.例文帳に追加

電源スイッチ回路を２個のＰＭＯＳトランジスタＭ１．Ｍ２で構成し、そのゲート端子にそれぞれプルアップ回路２２，２３を接続し、負電圧を生成するチャージポンプ回路２５を接続したプルダウン回路２４をゲート端子共通に接続する。 - 特許庁

Furthermore, gate terminals G of the latch circuits 11, 13, 15, and 17 of odd number stages are connected to a clock input terminal ICLK, and gate terminals G of the latch circuits 12, 14, 16, and 18 of even number stages are connected to the clock input terminal ICLK via a inverter 19.例文帳に追加

また、奇数段目のラッチ回路１１，１３，１５，１７のゲート端子Ｇは、クロック入力端子Ｉ_CLK に接続され、偶数段目のラッチ回路１２，１４，１６，１８のゲート端子Ｇは、インバータ１９を介してクロック入力端子Ｉ__CLK に接続されている。 - 特許庁

The device for short circuiting between the LSI terminals includes ring wiring for short circuiting, stretched into a shape of ring on the periphery of the terminal of the LSI, a tri-state gate connected with the ring wiring for the short circuit between the terminals in the LSI, and has an enable signal which turns on/turns off the tri-state gate.例文帳に追加

本発明はLSIの端子周辺にリング状に張られた短絡用リング配線と、当該短絡用リング配線とLSI内の各端子間に接続されたトライステートゲートと、トライステートゲートをオン・オフするイネーブル信号を有している。 - 特許庁

The differential amplifier 2 differentially amplifies signals given to the gate terminals of the nMOS transistors M_3, M_4 to output potential levels at drain terminals of the nMOS transistors M_3, M_4 as differential signals.例文帳に追加

差動アンプ２は、ｎＭＯＳトランジスタＭ_3，Ｍ_4のゲート端子に入力される信号を差動増幅して、ｎＭＯＳトランジスタＭ_3，Ｍ_4におけるドレイン端子の電位を差動信号として出力する。 - 特許庁

When leak inspection is carried out, an inspection signal is supplied to the gate whole terminal 120 while the gate whole terminal 120 is electrically connected to the respective gate individual terminals 110, and an inspection signal is supplied to the source whole terminal 220 while the source whole terminal 220 is electrically connected to the respective source individual terminals 210.例文帳に追加

そして、リーク検査時に、ゲート全体端子１２０を各ゲート個別端子１１０に導通した状態で、該ゲート全体端子１２０に検査信号を供給する一方、ソース全体端子２２０を各ソース個別端子２１０に導通した状態で、該ソース全体端子２２０に検査信号を供給するように構成する。 - 特許庁

The cylinder 4 has a plurality of through-holes, lead wires 13a, 13b connected to the gate terminals and passed through the holes, and inner gate terminals (electrodes) 13x, 13y provided at respective lead wires and electrically connected to the gate electrodes of the element.例文帳に追加

セラミック筒４には複数の貫通孔が設けられ、各貫通孔には各ゲート端子に接続されたリード線１３ａ、１３ｂが通され、各リード線１３ａ、１３ｂにはリード線毎に設けられ半導体素子のゲート電極と電気的に接続される内部ゲート端子（電極）１３ｘ、１３ｙが接続されている。 - 特許庁

The cell 14 has a silicon substrate 1, an oxide film 2, insulating films 3-6, the gate oxide film 7, an input gate 8, wirings 9-11 and cell input terminals 12 and 13.例文帳に追加

本発明のセル１４は、シリコン基板１と、酸化膜２と、絶縁膜３〜６と、ゲート酸化膜７と、入力ゲート８と、配線９〜１１と、セル入力端子１２〜１３と、を備える。 - 特許庁

Electrode terminals, a source terminal 11, a gate terminal 12, and a drain terminal 13 are respectively connected to a source S, a gate G, and a drain D of a thin film transistor 10 for inspecting characteristics.例文帳に追加

特性検査用薄膜トランジスタ１０のソースＳ、ゲートＧ、及びドレインＤに、電極端子であるソース端子１１、ゲート端子１２、及びドレイン端子１３をそれぞれ接続する。 - 特許庁

The branched drain terminals of the constant current element arranged on one end of the gate terminal and the source terminal are arranged to both the gate terminal and the source terminal.例文帳に追加

前記ゲート端子及び前記ソース端子の一方の端に配置された前記定電流素子の分岐したドレイン端子が、前記ゲート端子及びソース端子の両端に配置されている。 - 特許庁

A bit line driver 741 outputs a column selecting signal VACSL consisting of power source voltage VccP to gate terminals of N channel MOS transistors 841, 842, of a GIO line gate circuit 84.例文帳に追加

ビット線ドライバ７４１は、電源電圧ＶｃｃＰから成る列選択信号ＶＡＣＳＬをＧＩＯ線ゲート回路８４のＮチャネルＭＯＳトランジスタ８４１，８４２のゲート端子へ出力する。 - 特許庁

Each of gate/terminals 5-9 in the facility is provided with an IC card communication function (non-contact IC card reader/writer or the like).例文帳に追加

施設内の各ゲート／端末５〜９には、ＩＣカード通信機能（非接触ＩＣカード・リーダ／ライタ装置等）が備えられている。 - 特許庁

A processor 100 as an integrated circuit device is provided with a plurality of reset input terminals 101 and an AND gate 103.例文帳に追加

集積回路装置であるプロセッサ１００は、複数のリセット入力端子１０１と、ＡＮＤゲート１０３を有している。 - 特許庁

Further, the gate terminals (control terminal) of the JFETs 31 and 32 are grounded and the load voltage characteristic of the element is about -1.5 V.例文帳に追加

さらにＪＦＥＴ３１、３２のゲート端子（制御端子）が接地され、この素子固有の負電圧が−１．５Ｖ程度とされる。 - 特許庁

The source of the FET 6 is connected to the other of the output terminals of the diode bridge 4, and the gate is connected to a control circuit 13.例文帳に追加

ＦＥＴ６のソースは、ダイオードブリッジ４の出力端の他方と接続され、そのゲートは制御回路１３と接続される。 - 特許庁

The output signal of the inverter 34 is supplied to the gate terminals of the p-Tr 26 and n-Tr 32.例文帳に追加

インバータ３４の出力信号をトランジスタ３８，４０を介してｐ-Ｔｒ２６およびｎ-Ｔｒ３２のゲート端子に供給する。 - 特許庁

To provide a semiconductor device having a field programmable gate array which can reduce the number of outside connecting terminals.例文帳に追加

外部接続端子数を少なくすることができる、フィールドプログラマブルゲートアレイを有するマルチチップ型半導体装置を提供する。 - 特許庁

Each of the plurality of three-terminal switches 215 opens/closes each connection section 255 between each of the source terminals 235 and each of the drain terminals 240 in the plurality of three-terminal switches in response to a control voltage at each of the gate terminals 245.例文帳に追加

複数の三端子スイッチ（２１５）の各々はそのそれぞれのゲート端子（２４５）における制御電圧に応答して、複数の三端子スイッチの各々のそれぞれのソース端子（２３５）とそれぞれのドレイン端子（２４０）との間の接続部（２５５）を閉成する。 - 特許庁

In a non-contact status, the pull-up circuits short-circuit one gate terminal to a contact power supply terminal VDD, and short-circuit the other gate terminal to an internal power source line VDDA, and in a contact status, the pull-up circuits apply the negative voltage of a charge pump circuit to the both gate terminals.例文帳に追加

非接触時にプルアップ回路が一方のゲート端子を接触電源端子ＶＤＤに短絡し、他方のゲート端子を内部電源ラインＶＤＤＡに短絡し、接触時に両ゲート端子にチャージポンプ回路の負電圧を与える。 - 特許庁

To allow setting and change of functions from the outside without increasing the number of input terminals in a gate driver which drives a display panel.例文帳に追加

表示パネルを駆動するゲートドライバにおいて、入力端子数を増加することなく、外部から機能の設定・変更を可能とすること。 - 特許庁

The variable delay circuit 109 (110) is provided with a multi- input logic gate circuit 119 (121) each having three input terminals or more respectively.例文帳に追加

可変遅延回路１０９，１１０は３つ以上の入力端子を有する多入力論理ゲート回路１１９，１２１を備える。 - 特許庁

Gate terminals of the p-type MIS transistors M3 and M4 are directly connected to the output nodes OUTT and OUTB, respectively.例文帳に追加

ｐ型ＭＩＳトランジスタＭ３及びＭ４のゲート端子は、それぞれ出力ノードＯＵＴＴ及びＯＵＴＢと直接的に接続される。 - 特許庁

The testing terminals 80, 81, 82 are electrically connected to the source lines 6, or the gate lines 3 or the counter electrode, respectively.例文帳に追加

検査用端子８０，８１，８２は、各ソース線６に、又は各ゲート線３に、又は対向電極に夫々電気的に接続されている。 - 特許庁

In the driving device, a protective resistance 4 is connected to a gate power source by collecting protective resistances into one resistance with respect to power source terminals of plural driver ICs 1 to 3.例文帳に追加

保護抵抗４を、複数のドライバＩＣ１〜３の電源端子に対し、１個に集約してゲート電源に接続したものである。 - 特許庁

The opening process in the terminals of gate electrodes is carried out by using gray tone exposure techniques or mask film forming techniques to reduce the number of processes.例文帳に追加

また、ゲート電極の端子部分の開口に、グレイトーン露光技術もしくはマスク成膜技術を用いて、工程数を削減する。 - 特許庁

The semiconductor device contains a semiconductor substrate 3 as the insulating container in a ceramic cylinder 4 and has a plurality of gate terminals 17.例文帳に追加

半導体装置は、半導体基板３を絶縁容器としてのセラミック筒４内に収容し、複数のゲート端子１７を有する。 - 特許庁

A switch circuit in which an on/off state between two terminals (T1 and T2) is switched in accordance with an on/off control signal (CS) is provided with a switch part (10) having a dual gate type switching element (11) connected between the terminals (T1 and T2).例文帳に追加

オンオフ制御信号（CS）に応じて２つの端子（T1,T2）間のオンオフ状態が切り替わるスイッチ回路において、端子（T1,T2）間に接続されたデュアルゲート型スイッチング素子（11）を有したスイッチ部（10）を設ける。 - 特許庁

The two clamping circuits prevent gate stress problems on the transistor P2 by ensuring the voltages between the gates and the source/drain terminals so that drain/source terminals do not exceed predetermined voltages.例文帳に追加

２つのクランプ回路は、ゲートとソース／ドレインとの間の電圧を確保することによりドレイン／ソース端子が所定電圧を超えないようにし、それによりトランジスタＰ２にかかるゲートストレスを低減する。 - 特許庁

In the noise measurement, the DC power source voltages of power source sections 5 to 7 are supplied to the gate terminals, source terminals, and substrate terminals of the MOS transistors T1, T2, and signals output from the drain terminals of the MOS transistors T1, T2 are converted into voltage signals by I-V conversion circuits 2, 3.例文帳に追加

ノイズ測定において、ＭＯＳトランジスタＴ１，Ｔ２のゲート端子、ソース端子、および基板端子に、電源部５〜７の直流電源電圧を供給し、ＭＯＳトランジスタＴ１，Ｔ２のドレイン端子からそれぞれ出力された信号をＩ−Ｖ変換回路２，３によって電圧信号に変換する。 - 特許庁

MOSFETs 30, 31, 32, 33 are connected in parallel between a high voltage line L1 and a low voltage line L2, and first terminals of gate resistances 50, 51, 52, 53 are connected to gate electrodes of the MOSFETs 30-33.例文帳に追加

高電圧ラインＬ１と低電圧ラインＬ２との間においてＭＯＳＦＥＴ３０，３１，３２，３３が並列接続され、ゲート抵抗５０，５１，５２，５３の第１の端子がＭＯＳＦＥＴ３０〜３３のゲート電極に接続されている。 - 特許庁

Between the terminals 5 and 6 for conduction, current flows via wiring 11, and an external power supply for heating the gate insulating film and the semiconductor layer 2 adjacent to the gate electrode 1 is provided.例文帳に追加

これら通電用端子５、６間に、配線１１を介して電流を通してゲート電極１に隣接するゲート絶縁膜及び半導体層２を加熱する外部電源が設けられている。 - 特許庁

Gate signal lines 2 of a liquid crystal display panel 1 are connected with a gate signal line probe device 4 on which contact probes 3 are provided to contact with each of the terminals of the lines 2.例文帳に追加

液晶表示パネル１のゲート信号線２には、ゲート信号線２のそれぞれの端子に接触するためのコンタクトプローブ３が設けられたゲート信号線用プローブ装置４が接続されている。 - 特許庁

By this arrangement, the output voltage value of the switching regulator 5 varies in accordance with a variation in the voltage value of the power supply 1, a voltage between terminals of a gate and a source of the FET 2 is always stable, and thus the FET 2 can be driven while keeping a desired voltage between the terminals of the gate and the source.例文帳に追加

これにより、電源１の電圧値の変動に応じてスイッチングレギュレータ５の出力電圧値も変動することにより、ＦＥＴ２のゲート、ソース端子間電圧は常に一定となり、所望のゲート、ソース端子間電圧を保ちつつＦＥＴ２を駆動させることができる。 - 特許庁

An electrostatic discharge protection circuit is provided with an input terminal In, a ground terminal GND, an Nch transistor N1 for connecting a gate and a source between the terminals, an electrostatic discharge protection element 10a for connecting the terminals, and an electrostatic discharge protection element 20 for connecting the drain and the gate of the Nch transistor N1.例文帳に追加

入力端子Ｉｎと、接地端子ＧＮＤと、これら端子間にゲートおよびソースを接続するＮｃｈトランジスタＮ１と、これら端子間を接続する静電気保護素子１０ａと、ＮｃｈトランジスタＮ１のドレインとゲート間を接続する静電気保護素子２０と、を備える。 - 特許庁