「gate terminals」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

By thus taking the difference between the signals of the two MOS transistors T1, T2, an extraneous noise waveform induced by an extraneous electric field and magnetic field and a noise waveform intruding from the gate terminals, source terminals, and substrate terminals nearly coincide with each other in phase and intensity, thereby being canceled and removed.例文帳に追加

このように２つのＭＯＳトランジスタＴ１，Ｔ２の信号の差分を取れば、外部の電界、磁界により誘起される外来ノイズ波形と、ゲート端子、ソース端子、および基板端子から侵入するノイズ波形については位相、強度がほぼ一致しているためキャンセルされ、除去することができる。 - 特許庁

The memory has eight output terminals, and output signals 0, 1, 2 and 4 are inputted to one side of a logic gate, output signals 3, 5, 6 and 7 are inputted to the other side of the logic gate out of output signals 0, 1, 2, 3, 4, 5, 6 and 7.例文帳に追加

メモリは８個の出力端子を有し、出力信号０，１，２，３，４，５，６，７のうち、出力信号０，１，２，４は一方の論理ゲートに入力し、出力信号３，５，６，７は他方の論理ゲートに入力する。 - 特許庁

An output side of the gate circuit 10 is connected to second input sides of AND and OR of a gate circuit 20, data output terminals of the memory 2 are connected to the first input sides of these AND and OR.例文帳に追加

ゲート回路１０の出力側は、ゲート回路２０のＡＮＤ及びＯＲの第２の入力側に接続され、これらのＡＮＤ及びＯＲの第１の入力側にメモリ２のデータ出力端子が接続される。 - 特許庁

In response to the application of the input pattern, a majority of the devices in the circuit have a substantially identical voltage at each of its terminals, i.e., a source, gate and drain terminal, thereby mitigating a gate leakage.例文帳に追加

入力パターンの印加に応答して、回路の過半数のデバイスは、その端子、すなわちソース、ゲートおよびドレイン端子の各々にほぼ同一の電圧を有することができ、それによってゲートリーケージを軽減する。 - 特許庁

The vehicle inverter device includes an inverter section 1 having the inverter circuit where IGBT 11a to 11f are three-phase bridge connected and a drive command circuit 2 that controls the gate terminals of each IGBT gate terminal in the inverter section 1.例文帳に追加

車両用インバータ装置は、ＩＧＢＴ１１ａ〜１１ｆを３相ブリッジ接続したインバータ回路を備えたインバータ部１と、インバータ部１の各ＩＧＢＴのゲート端子を制御する駆動指令回路２とを備える。 - 特許庁

In each of a protective transistor Qn1 and a protective transistor Qn2, a drain terminal is connected to a pad, while gate and source terminals are connected to VSS.例文帳に追加

保護トランジスタＱｎ１及び保護トランジスタＱｎ２各々は、ドレイン端子がパッドへと接続され、ゲート端子及びソース端子がＶＳＳへと接続される。 - 特許庁

The outer lead LS 1 is an external terminal connected to the path which drives the gate, and the outer leads LS 2 are external terminals connected to the main current path.例文帳に追加

アウタリードＬＳ１は、ゲートを駆動する経路に接続される外部端子であり、アウタリードＬＳ２は、主電流経路に接続される外部端子である。 - 特許庁

By controlling the gate of the MOS transistor 5 corresponding to the potential difference between both the terminals of the resistor 2, the impedance of the MOS transistor 5 is enlarged.例文帳に追加

前記抵抗２の両端の電位差に応じて前記ＭＯＳトランジスタ５のゲートを制御することによって、ＭＯＳトランジスタ５のインピーダンスを大きくする。 - 特許庁

Data output terminals DO0-DO3 of a memory 1 are connected to SND 110-113 in a gate circuit 10 and a first input side of OR 120-123.例文帳に追加

メモリ１のデータ出力端子ＤＯ０〜ＤＯ３は、ゲート回路１０内のＡＮＤ１１_０〜１１_３とＯＲ１２_０〜１２_３の第１の入力側に接続される。 - 特許庁

Furthermore, six rectangular gate lead-out terminals 10O are each provided to the outer peripheral edge of the center 10F at six points in a radial manner.例文帳に追加

更に、中央部１０Ｆの外周縁部の６箇所より、６本の短冊状のゲート取出し端子部１０Ｏを放射状に一体的に形成する。 - 特許庁

The potentials of the gate terminals of each of the MOSFETs can be set to be a ground voltage by connecting an inverted signal of the control signal to a ground end of the switch M2.例文帳に追加

この制御信号の反転信号をスイッチＭ２の接地端に接続することで、各ＭＯＳＦＥＴのゲート端子の電位を接地電圧に設定できる。 - 特許庁

To a connection node of the constant current source IP and the collector terminal of the transistor B1, the gate terminals of the transistors M1 and M2 of an n-channel MOS transistor are connected.例文帳に追加

定電流源ＩＰとトランジスタＢ１のコレクタ端子の接続ノードには、ｎチャンネルＭＯＳトランジスタのトランジスタＭ１，Ｍ２のゲート端子が接続されている。 - 特許庁

The package is also mounted with a turn-off buffer which discharges a gate load to either of the first and second external current terminals when the switching device is turned off.例文帳に追加

このパッケージに、スイッチング素子のターンオフ時にそのゲート電荷を第１及び第２の外部電流端子のいずれかに放電させるターンオフバッファが搭載される。 - 特許庁

A differential amplifier circuit consists of transistors(TRs) M2, M1 whose gate electrodes are used for positive and negative input terminals, resistive elements RN1, RP1, and a constant current source I1.例文帳に追加

ゲート電極を正負の入力端子とするトランジスタＭ２，Ｍ１，抵抗要素ＲＮ１，ＲＰ１，定電流源Ｉ１で差動増幅回路を構成する。 - 特許庁

Based on the changed gate net list, a layout section 30 generates layout data where the wires connected to the input terminals of the standard cells are exchanged.例文帳に追加

その変更されたゲートネットリストを基に、レイアウト部３０がスタンダードセルの入力端子に接続された配線が入れ替わったレイアウトデータを生成する。 - 特許庁

An inspection circuit is electrically connected to second terminals of the plurality of gate lines and inspects the pixel portions in response to inspection signals provided from the outside.例文帳に追加

検査回路は複数のゲートラインの第２端部と電気的に連結され、外部から提供される検査信号に応答して画素部を検査する。 - 特許庁

All of output terminals of the operational amplifier are connected to a gate of the transistor, so that the operating current (power consumption) during overcurrent detection can be suppressed.例文帳に追加

また、オペアンプの出力端子は全てトランジスタのゲートに接続されているので、過電流検出時の動作電流（消費電力）を抑えることができる。 - 特許庁

Two terminals 10, 11 are disposed on a sensitive electrode 31 deposited on a gate insulation film of the FET, and different potentials are applied them, thereby causing current to flow therein.例文帳に追加

ＦＥＴのゲート絶縁膜上に成膜される感応電極３１に二つの端子１０、１１を設け、異なる電位を与えて電流を流す。 - 特許庁

The outer lead LS1 serves as an external terminal connected to a current path for driving a gate, and the outer leads LS2 are external terminals connected to a main current path.例文帳に追加

アウタリードＬＳ１は、ゲートを駆動する経路に接続される外部端子であり、アウタリードＬＳ２は、主電流経路に接続される外部端子である。 - 特許庁

The semiconductor logic circuit consists of 1st to 6th semiconductor elements 1 to 6 showing a current-voltage characteristic having a differential negative resistance characteristic between two terminals and a transfer gate 7.例文帳に追加

２端子間に微分負性抵抗特性を有する電流−電圧特性を呈する第１から第６の半導体素子１〜６と、転送ゲート７からなる。 - 特許庁

A voltage between the gate and source Vgs of the MOS-FET 11 at the time of turning on a switching element 8 depends on only a voltage Vs between both terminals of secondary windings 7.例文帳に追加

また、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、二次巻線７の両端間電圧Ｖｓにのみ依存する。 - 特許庁

One of two output signals from a signal level conversion circuit is given to respective input terminals of a NAND gate G16 and a NOR gate G17, and the other output signal is given to the other input terminal of the NOR gate G17 and the other input terminal of the NAND gate G16 via an inverter G15.例文帳に追加

信号レベル変換回路の二つの出力信号のうち、一方の信号をＮＡＮＤゲートＧ１６とＮＯＲゲートＧ１７のそれぞれ一方の入力端子に入力し、また他方の信号を、ＮＯＲゲートＧ１７の他方の入力端子に入力するとともに、ＮＡＮＤゲートＧ１６の他方の入力端子にインバータＧ１５を介して入力する。 - 特許庁

The interterminal voltage limit circuit is constructed in such a manner that the source terminals of first and second transistors are connected to both ends of the MR head, and a bias voltage is applied between the gate terminals of the first and second transistors.例文帳に追加

この端子間電圧制限回路は、前記ＭＲヘッドの両端に第１及び第２のトランジスタのソース端子を接続し、これら第１及び第２のトランジスタのゲート端子間にバイアス電圧を印加するように構成した。 - 特許庁

The passenger management center manages the position information of the card terminals transmitted from each radio access point, and transmits a guide message such as change of arrival and departure time/boarding gate to the card terminals through a network.例文帳に追加

搭乗者管理センタは、各無線アクセスポイントから送信されるカード端末の位置情報を管理するとともに、航空機の発着時間／搭乗口の変更等の案内メッセージを、ネットワークを介してカード端末に送信する。 - 特許庁

The gate circuit for supervising a leading timing at application of power is added to an input stage of the various power terminals of the device and gates are simultaneously opened after voltages applied to the power terminals are all stabilized.例文帳に追加

デバイスの有する各種電源端子の入力段に、電源投入時のたち上がりタイミングを監視するゲート回路を追加し、各電源端子に入力する電圧が共に安定してからゲートを同時に開くようにする。 - 特許庁

The drive circuit 20 also has current detection sections 40 for detecting gate currents Ig1, Ig2 flowing to gate terminals of the bidirectional switch 10, and detection values of the current detection sections 40 are input into the control section 22.例文帳に追加

さらに駆動回路２０は、双方向スイッチ１０にゲート端子から流れ込むゲート電流Ｉｇ１，Ｉｇ２を検出する電流検出部４０を有しており、電流検出部４０の検出値が制御部２２へ入力される。 - 特許庁

N-channel MOSFETs Qn1 to Qnn constitute a semiconductor switch QN wherein the respective gate terminals are connected with a N-channel MOSFET gate drive circuit 2 and drains and sources thereof are connected in common with a diode D for commutation.例文帳に追加

ＮｃｈＭ０ＳＦＥＴＱn1〜Ｑnnは、各ゲート端子がＮｃｈＭ０ＳＦＥＴゲート駆動回路２に接続され、転流用のダイオードＤに対して各ドレーン、ソースが共通に接続された半導体スイッチＱNを構成している。 - 特許庁

The gate electrode 43 of the transistor of source-follower circuity is biased toward the source in the constitution in which the light emitting element is driven by the transistor with the gate-source voltage based upon the voltage between the terminals of the signal level holding capacitor.例文帳に追加

本発明は、信号レベル保持用のコンデンサの端子間電圧によるゲートソース電圧によりソースフォロワ回路構成によるトランジスタで発光素子を駆動する構成において、このトランジスタのゲート電極４３をソース側に偏らせる。 - 特許庁

To provide a semiconductor device having an insulated gate transistor with a protection circuit having high degrees of freedom in design without having such limitations as necessitating supply lines or supply terminals for a power voltage and a reference voltage near a gate to be protected.例文帳に追加

保護すべきゲートの近くに電源電圧と基準電圧の供給線や供給端子を必要とする制限がなく設計の自由度が高い保護回路付きの絶縁ゲートトランジスタを有する半導体デバイスを提供する。 - 特許庁

In the liquid crystal display device, a gate scanning voltage is outputted from a first side of a driving circuit opposing to a display region, via arrayed output terminals 39 for an LCD to the respective corresponding gate wirings 18.例文帳に追加

本発明にかかる液晶表示装置は、列状に配置されたＬＣＤ用出力端子３９を介して表示領域に対向する第１の辺から各々対応する複数のゲート配線１８にゲート走査電圧に出力する。 - 特許庁

The six rectangular gate lead-out terminals 10O are extended from the insulating cylinder of the GCT device and screwed onto the driver gate electrodes of a multilayered board through the intermediary of openings 10b each provided to their tips.例文帳に追加

これらの短冊状のゲート取出し端子部１０ＯはＧＣＴ素子の絶縁筒より突出し、各端子部１０Ｏは、その先端側に設けられた開孔部１０ｂを介して、多層基板のドライバゲート電極とネジ締結される。 - 特許庁

The transconductor tuning circuit is provided with first and second MOS transistors respectively connecting their source terminals to a power supply voltage and mutually connecting their gate terminals and their drain terminal to be an MOS diode structure, and a first error amplifier respectively connecting the gate terminals of the first MOS transistor and the second MOS transistor with its input terminals for outputting its output signal as a bias signal for controlling tuning of the transconductor.例文帳に追加

本発明のトランスコンダクタのチューニング回路は、電源電圧にソース端子がそれぞれ接続され、そのゲート端子とそのドレイン端子が、それぞれＭＯＳダイオード構造となるように相互に接続された第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタと、第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタのゲート端子がそれぞれ入力端子と接続されており、その出力信号をトランスコンダクタのチューニング制御用バイアス信号として出力する第１エラーアンプを備える。 - 特許庁

The signal source 9 is arranged at one end node (A) of the signal wiring 6 to be connected with the gate terminals of a plurality of switches 8 and the other end node (C) thereof at an equal distance.例文帳に追加

信号源９は、複数のスイッチ８のゲート端子に接続される信号配線６の一端ノード（Ａ）と、他端ノード（Ｃ）に対して等距離に配置される。 - 特許庁

Gate drive circuits 21-26 are supplied with a primary power supply input from power supply terminals 101 and 102 by way of separate transformers T1-T6.例文帳に追加

各ゲート駆動回路２１〜２６には、いずれも電源端子１０１，１０２から、それぞれ個別のトランスＴ１〜Ｔ６を介して１次電源入力が供給されている。 - 特許庁

The semiconductor integrated circuit includes a delay circuit 19 for outputting a delayed signal that is a delayed control signal V_in to gate terminals of a PMOS 1 and an NMOS 2.例文帳に追加

半導体集積回路は、制御信号Ｖ_inを遅延させて得られる遅延信号を、ＰＭＯＳ１及びＮＭＯＳ２のゲート端子に出力する遅延回路１９を備える。 - 特許庁

Output of the terminals of 0 to 4 and 5 to 9 is used as horizontal register transfer clocks H10 and H20, and output of the terminal of 0 is used as a reset gate clock RGO.例文帳に追加

０〜４、５〜９の端子の出力を水平レジスタ転送クロックＨ１０、Ｈ２０に用い、０の端子の出力をリセットゲートクロックＲＧＯとして用いる。 - 特許庁

Consequently, the potential of the wiring 10a is nearly 0 and the input signal to the gate terminal 2G of a buffer 4 goes down to a low level, so the clock signal inputted to terminals 2A1 and 2A2 is amplified by the buffer 4 and supplied to the extension module 2.例文帳に追加

このとき、バッファ４は、出力端子２Ｙ１、２Ｙ２からクロック信号を出力し、メモリ拡張モジュール２上のＳＤＲＡＭ８に供給する。 - 特許庁

The voltage control circuit EOCTL outputs voltage VPCGH to both of the voltage output terminals 425, 426, and pre-drives control gate lines.例文帳に追加

電圧制御回路ＥＯＣＴＬは、プリドライブ期間Ｂにて、その電圧出力端子４２５，４２６のいずれにも電圧ＶＰＣＧＨを出力させて、コントロールゲート線をプリドライブする。 - 特許庁

Second control voltage VP lower than power supply voltage VCC and first control voltage VN higher than a ground level are respectively input to the gate terminals of these transistors 23, 24.例文帳に追加

これらのゲート端子には、電源電圧ＶＣＣよりも低い第２制御電圧ＶＰ、接地レベルよりも高い第１制御電圧ＶＮがそれぞれ入力される。 - 特許庁

Moreover, since there is not a part where control electrodes including wirings and terminals and the gate wirings are overlapped, short circuits can be improved and the manufacturing yield of the device becomes satisfactory.例文帳に追加

また、配線、端子を含む制御電極とゲート配線とが重なる部分が無いため、短絡を改善でき液晶表示装置の製造歩留まりが良好となる。 - 特許庁

The element substrate 91 has a plurality of testing terminals 80, 81, 82, source lines 6, gate lines 3, the connection terminal 7, TFT elements, pixel electrodes and a driver IC 40, etc.例文帳に追加

素子基板９１は、複数の検査用端子８０，８１，８２、ソース線６、ゲート線３、接続用端子７、ＴＦＴ素子、画素電極、ドライバＩＣ４０等を有している。 - 特許庁

The data program terminals of FPGA are not required, when FPGA is substituted for a gate array and they are used for controlling the boundary scan circuit 16.例文帳に追加

ＦＰＧＡのデータプログラム用端子は、ＦＰＧＡをゲートアレイに置き換える際には不要となるものであり、これを、バウンダリスキャン回路１６の制御用として使用する。 - 特許庁

One side of electrodes of the ferroelectric capacitors 11, 12 and 13 are connected to the gate of the FET 10 and the other side of electrodes are connected to terminals VA, NB and NC respectively.例文帳に追加

強誘電体キャパシタ１１，１２，１３の一方の電極はＦＥＴ１０のゲート電極に接続され、他方の電極はそれぞれ端子ＮＡ，ＮＢ，ＮＣに接続される。 - 特許庁

Two control connection terminals HVG and LVG of a resonance control chip IC are respectively connected to gate electrodes of the first power switch Q_1 and the second power switch Q_2.例文帳に追加

共振コントロールチップＩＣの二つのコントロール接続端子ＨＶＧ、ＬＶＧは、各々第一パワースイッチＱ_1及び第二パワースイッチＱ_2のゲート電極に接続される。 - 特許庁

A part between the gate terminals of MOS transistors N1 and N2 constituting a first differential pair circuit is defined as an input signal voltage terminal, and a part between the drain terminals of MOS transistors N3 and N4 constituting a 2nd differential pair circuit is defined as an output voltage terminal.例文帳に追加

第１の差動対回路を構成するＭＯＳトランジスタＮ１，Ｎ２のゲート端子間を入力信号電圧端子とし、第２の差動対回路を構成するＭＯＳトランジスタＮ３，Ｎ４のドレイン端子間を出力電圧端子とする。 - 特許庁