「integrated simulation」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a method and an apparatus for circuit simulation for improving simulation accuracy of semiconductor integrated circuit including high-voltage MOS transistor.例文帳に追加

高耐圧ＭＯＳトランジスタを含む半導体集積回路のシミュレーション精度を向上できる回路シミュレーション方法及び装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of highly precisely and efficiently performing the simulation.例文帳に追加

高精度で且つ効率良くシミュレーションすることが可能な半導体集積回路を提供する。 - 特許庁

METHOD AND DEVICE FOR SIMULATING SEMICONDUCTOR INTEGRATED CIRCUIT, AND METHOD AND DEVICE FOR CELL LIBRARY PRODUCTION FOR SEMICONDUCTOR INTEGRATED CIRCUIT SIMULATION例文帳に追加

半導体集積回路シミュレーション方法及び装置、並びに、半導体集積回路シミュレーション用セルライブラリ生成方法及び装置 - 特許庁

To provide a simulation method of a semiconductor integrated circuit to enable easy realization of logical simulation of the semiconductor integrated circuit on which a dynamic circuit and a static circuit are mixed and loaded.例文帳に追加

ダイナミック回路とスタティック回路とを混載する半導体集積回路の論理シミュレーションを容易に実現することを可能とする半導体集積回路のシミュレーション方法を提供することを目的とする。 - 特許庁

To realize a high-speed HW/SW cooperating simulation by operating a CPU simulation block integrated with SW and an HW model in parallel.例文帳に追加

ＳＷを組み込んだＣＰＵ模擬ブロックとＨＷモデルとを並列動作させることにより高速なＨＷ／ＳＷ協調シミュレーションを実現する。 - 特許庁

To provide the circuit simulation device and method of a semiconductor integrated circuit for realizing highly precise simulation.例文帳に追加

精度の高いシミュレーションを実現することを可能とした半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法を提供する。 - 特許庁

CIRCUIT SIMULATION DEVICE INTEGRATED WITH DIFFUSED LAYER LENGTH DEPENDENCY OF TRANSISTOR AND TRANSISTOR MODEL CREATION METHOD例文帳に追加

トランジスタの拡散層長依存性を組み込んだ回路シミュレーション装置およびトランジスタモデル作成方法 - 特許庁

METHOD FOR EVALUATING SIMULATION CIRCUIT PATTERN, METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT, TEST SUBSTRATE, AND GROUP OF TEST SUBSTRATES例文帳に追加

模擬回路パターン評価方法、半導体集積回路の製造方法、テスト基板、及びテスト基板群 - 特許庁

By comparing the output pattern with a simulation result, soundness of a logic integrated circuit function is evaluated.例文帳に追加

これをシミュレーション結果と比較することにより論理集積回路機能の健全性を評価する。 - 特許庁

To provide a semiconductor integrated circuit function simulation device capable of simulating the same parallel processing as the operation of an actual semiconductor integrated circuit.例文帳に追加

実際の半導体集積回路の動作と同様の並列処理をシミュレーションすることができる半導体集積回路機能シミュレーション装置を提供する。 - 特許庁

To provide a logic simulation device for semiconductor integrated circuit capable of performing a simulation with a high verification ratio by facilitating the preparation of test patterns rich in variation and facilitating the confirmation of a logic simulation result.例文帳に追加

バリエーションに富むテストパターン作成を容易化するとともに、論理シミュレーション結果の確認をも容易化して、検証率の高いシミュレーションを行うことが可能な半導体集積回路の論理シミュレーション装置を得る。 - 特許庁

To provide a simulation method capable of validly carrying out the simulation of a semiconductor integrated circuit device which performs the input/output of a test signal to a scan chain by a BIST section only to a user circuit section in the semiconductor integrated circuit device to shorten the simulation time.例文帳に追加

スキャンチェーンへのテスト信号の入出力をＢＩＳＴ部により行う半導体集積回路装置に対して、半導体集積回路装置内のユーザ回路部に対してのみ有効に行うことができ、シミュレーション時間の短縮を図ることができるシミュレーション方法を提供すること。 - 特許庁

To provide performance environment for realizing integrated control/simulation/display environment for making an advanced control activity, a simulation activity and a display activity possible.例文帳に追加

高度の制御活動、シミュレーション活動、および表示活動を可能にする統合型制御・シミュレーション・表示環境を実現するための実行環境を提供する。 - 特許庁

To provide a circuit simulation device for semiconductor integrated circuits, which can simulate a circuit accurately.例文帳に追加

回路シミュレーションを精度良く行うことができる、半導体集積回路の回路シミュレーション装置を提供する。 - 特許庁

APPARATUS, METHOD AND COMPUTER PROGRAM FOR FAST SIMULATION OF MANUFACTURING EFFECT DURING INTEGRATED CIRCUIT DESIGN例文帳に追加

集積回路設計中の製造の影響の高速シミュレーションを行なうための装置、方法及びコンピュータ・プログラム - 特許庁

METHOD AND SYSTEM TO CONTROL OPERATION OF DEVICE USING INTEGRATED SIMULATION WITH TIME SHIFT OPTION例文帳に追加

時間シフトのオプションを有する統合シミュレーションを用いて装置の動作を制御するための方法およびシステム - 特許庁

NET LIST GENERATION SYSTEM AND METHOD FOR DELAY SIMULATION IN SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路における遅延シミュレーション用ネットリスト生成システムおよび遅延シミュレーション用ネットリスト生成方法 - 特許庁

MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE, MANUFACTURING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, SIMULATION DEVICE AND RECORDING MEDIUM例文帳に追加

半導体デバイスの製造方法、半導体集積回路装置の製造方法、シミュレーション装置および記録媒体 - 特許庁

The integrated simulation model may be formed using existing data and real-time data related to the actual environment.例文帳に追加

統合シミュレーションモデルは、現実の環境に関連する既存のデータおよび実時間のデータを用いて形成され得る。 - 特許庁

To provide a circuit simulation method for a semiconductor integrated circuit capable of precisely reproducing electric characteristics of a transistor.例文帳に追加

トランジスタの電気的特性を精度よく再現できる半導体集積回路のシミュレーション方法を提供する。 - 特許庁

Thus, the simulation of a semiconductor integrated circuit device having a BIST section is validly carry out only to the user circuit section in the semiconductor integrated circuit device, and to shorten the simulation time.例文帳に追加

これにより、ＢＩＳＴ部を持つ半導体集積回路装置のシミュレーションを半導体集積回路装置内のユーザ回路部に対してのみ有効に行うことができ、時間の短縮を図ることができるシミュレーション方法を提供できる。 - 特許庁

To guarantee the delay characteristic of a semiconductor integrated semiconductor circuit by means of simulation at the time of a design and the inspection of a test circuit without being affected by the outer load of the semiconductor integrated circuit.例文帳に追加

半導体集積回路の遅延特性を、半導体集積回路の外部負荷の影響を受けず、設計時のシミュレーションおよびテスト回路の検査により保証する。 - 特許庁

To provide a design method of semiconductor integrated circuit for highly accurate simulation.例文帳に追加

精度の高いシミュレーションを行うことができる半導体集積回路の設計方法を提供することを目的とする。 - 特許庁

To accurately reflect delay caused by the parasitic capacity of the same wiring layer on the logic simulation of an integrated circuit.例文帳に追加

集積回路の論理シミュレーションに、同一配線層の寄生容量に起因する遅延を精度良く反映させる。 - 特許庁

To provide an excellent software evaluation simulation system for improving the debug efficiency of integrated software.例文帳に追加

組み込み型ソフトウェアのデバッグ効率の改善を図ることができる優れたソフトウェア評価シミュレーションシステムを提供する。 - 特許庁

To increase accuracy in simulation used to design an integrated circuit including an insulated gate field effect transistor by appropriately forming a model of an inside fringe capacity and reflecting the model on the simulation of the integrated circuit in an insulated gate field effect transistor model.例文帳に追加

絶縁ゲート電界効果トランジスタモデルにおいて内側フリンジ容量を適切にモデル化し、当該モデルを集積回路のシミュレーションに反映し、絶縁ゲート電界効果トランジスタを含む集積回路の設計に使用されるシミュレーション精度を向上する。 - 特許庁

This cooling device inhibits diagnosis of an operation condition of the thermostat 61 when a ratio of an integrated value of amount of change of simulation water temperature in an idle condition to an integrated value of amount of change of simulation water temperature in a normal running condition is above an upper limit ratio XP.例文帳に追加

そして、アイドル状態における模擬水温変化量の積算値と通常走行状態における模擬水温変化量の積算値との比率が上限比率ＸＰ以上のとき、サーモスタット６１の作動状態の診断を禁止する。 - 特許庁

The random numbers used for the calculation of a continuous data range including data dots for performing circuit simulation among the result of the rough simulation are extracted, and detail simulation is performed by applying the extracted random numbers to the circuit information of the integrated circuit.例文帳に追加

概略シミュレーションの結果のうち、回路シミュレーションを行うデータ点を含む連続したデータ範囲の計算に用いた乱数を抽出し、集積回路の回路情報に対して抽出した乱数を適用して、詳細シミュレーションを行う。 - 特許庁

To achieve a circuit simulation method for quickly operating statistical circuit simulation without deteriorating the estimating precision of circuit performance in circuit simulation to be used for evaluating the performance of an integrated circuit in designing a circuit.例文帳に追加

回路設計の際に集積回路の性能を評価するために用いる回路シミュレーションにおいて、回路性能の見積もり精度を落とすことなく、統計的な回路シミュレーションを高速に行う回路シミュレーション方法を実現できるようにする。 - 特許庁

A simulation rule estimation part 4 generates an estimation rule on the basis of the present situation data according to the instruction from the integrated instruction part 1.例文帳に追加

模擬規則推定部４は、統合指示部１からの命令に従って現状データに基づいて推定規則を生成する。 - 特許庁

To provide a generating technology of a semiconductor integrated circuit power supply model for EMI simulation which can be easily and automatically made.例文帳に追加

作成が容易で自動作成可能なＥＭＩシミュレーション用半導体集積回路電源モデルの作成技術の提供。 - 特許庁

This design method of a semiconductor integrated circuit has a step (a) for performing first simulation based on a ROM code, a step (b) for preparing layout data based on the ROM code, a step (c) for performing second simulation based on the layout data and a step (d) for comparing the result of the first simulation with the result of the second simulation.例文帳に追加

ＲＯＭコードに基づいて第１のシミュレーションを行うステップ（ａ）と、ＲＯＭコードに基づいてレイアウトデータを作成するステップ（ｂ）と、レイアウトデータに基づいて第２のシミュレーションを行うステップ（ｃ）と、第１のシミュレーションの結果と第２のシミュレーションの結果との比較を行うステップ（ｄ）とを具備する。 - 特許庁

To provide a highly reliable integrated circuit device design method, and so on by executing further highly accurate simulation in an integrated circuit device in which both a digital circuit and an analog circuit are included.例文帳に追加

デジタル回路とアナログ回路を混載する集積回路装置において、より精度の高いシミュレーションを実行し、信頼性の高い集積回路装置の設計方法等を提供すること。 - 特許庁

To provide circuit verification method and system capable of verifying electromigration by simulation of a practical speed, an integrated circuit and a method for manufacturing the integrated circuit.例文帳に追加

実用的な速度のシミュレーションによりエレクトロマイグレーションの検証をすることができる回路検証方法、回路検証システム、集積回路及び集積回路の製造方法を提供すること。 - 特許庁

In the method for designing the semiconductor integrated device, simulation processing (step S1) for the semiconductor integrated device is performed and transaction data are stored by transaction data storing processing (step S2).例文帳に追加

本発明の半導体集積装置の設計方法では、半導体集積装置のシミュレーション処理（ステップＳ１）を行い、トランザクションデータをトランザクションデータ記憶処理（ステップＳ２）にて記憶する。 - 特許庁

To execute simulation by generating an integrated test pattern by merging plural test patterns for verification at the time of simulation.例文帳に追加

複数の検証用テストパタンをシミュレーション時にマージして、一体化したテストパタンを生成し、シミュレーションを実施することのできる回路検証用シミュレーション装置及び回路検証用シミュレーション方法を提供する。 - 特許庁

The method may further include a step of controlling operation of the device in the actual environment using the simulation of the representation of the device in the integrated simulation model of the actual environment.例文帳に追加

当該方法はさらに、現実の環境の統合シミュレーションモデルにおいて当該装置の表現体のシミュレーションを用いて、現実の環境における装置の動作を制御するステップを含み得る。 - 特許庁

To attain simulation for the variance of a clock skew in the design of a semiconductor integrated circuit by an efficient(realistic) circuit scale which is equivalent to the simulation of a whole clock tree.例文帳に追加

半導体集積回路の設計におけるクロックスキューのばらつきに対するシミュレーションを、クロックツリー全体をシミュレーションするのと等価で且つ効率的（現実的）な回路規模で行なえるようにする。 - 特許庁

This circuit simulation method is provided to perform rough simulation relating to the operation of the integrated circuit by a Monte Carlo method by applying the variation information and random numbers of circuit elements to a circuit model.例文帳に追加

回路シミュレーション方法は、回路素子のばらつき情報及び乱数を回路モデルに対して適用して、モンテカルロ法により前記集積回路の動作に関する概略シミュレーションを実行する。 - 特許庁

To provide a method and a device for simulation, where verification can be carried out in a time which is realistic for a development delivery date, by reducing the time for verification of the a large scale simulation of a semiconductor integrated circuit, and to provide a method and device for production of a cell library for the simulation.例文帳に追加

大規模な半導体集積回路のシミュレーション検証時間を減少させ、開発納期に対し現実的な時間で検証を可能にするシミュレーション方法及び装置、並びに、シミュレーション用セルライブラリ生成方法及び装置を提供する。 - 特許庁

To provide a method for forming an integrated simulation model of an actual environment in which a device is or will be operating.例文帳に追加

装置が動作しているかまたは動作することとなる現実の環境の統合シミュレーションモデルを形成するための方法を提供する。 - 特許庁

To provide a method and a system for generating integrated circuit (IC) simulation information regarding an effect of design and fabrication process decisions.例文帳に追加

本発明は、デザインと製作プロセスの決定の影響に関する集積回路(ＩＣ)シミュレーション情報の生成法と生成システムを含む。 - 特許庁

To provide an integrated simulation system reducing the overall calculation time of the system when bias of load occurs between arithmetic units.例文帳に追加

演算部間に負荷の偏りが生じた場合に、システム全体の計算時間を短縮することができる統合シミュレーションシステムを得ること。 - 特許庁

To provide a statistical SPICE (Simulation Program with Integrated Circuit Emphasis) model parameter calculation method for creating a high-accuracy and size-dependent variation model.例文帳に追加

高精度かつサイズ依存性を持ったばらつきモデルを作ることができる統計ＳＰＩＣＥモデルパラメータ算出方法の提供。 - 特許庁

To reduce time required to execute simulation for connection verification following insertion of a BIST circuit in a semiconductor integrated circuit.例文帳に追加

半導体集積回路にＢＩＳＴ回路を挿入した後の接続検証のためのシミュレーション実行の所要時間を短縮する。 - 特許庁