「internal clocks」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To reduce variations in phase among internal or external clocks of respective IC circuits.例文帳に追加

各ＩＣ回路の内部または外部のクロックの位相のばらつきを低減する。 - 特許庁

The device uses internal interleaved clock signals synchronizing with the external clocks.例文帳に追加

本発明の装置は、外部クロックと同期した内部インタリーブクロック信号を用いる。 - 特許庁

A DLL circuit 100 generates internal clocks CLK_-PF, CLK_-NF delayed by proper quantity, further, and generates internal clocks CLK_-FF, CLK_-SF which can drive the data output circuit after CAS latency from the inter clocks CLK_-PF, CLK_-NF based on an internal signal NZPCNT.例文帳に追加

ＤＬＬ回路１００は、外部クロックを適当量遅延した内部クロックＣＬＫ＿ＰＦ，ＣＬＫ＿ＮＦを生成し、さらに、内部信号ＮＺＰＣＮＴに基づいて、データ出力回路をＣＡＳレイテンシ後に駆動できる内部クロックＣＬＫ＿ＦＦ，ＣＬＫ＿ＳＦを内部クロックＣＬＫ＿ＰＦ，ＣＬＫ＿ＮＦから生成する。 - 特許庁

Several 'single shot' internal output enable clocks are generated on the basis of an external clock.例文帳に追加

外部クロックに基づいていくつかの「ワンショット」内部出力イネーブルクロックが発生する。 - 特許庁

Since the internal clocks are prepared for an optional number, a bit number is arbitrarily selected.例文帳に追加

内部クロックの数は任意に作成できるので、ビット数は任意に選択することができる。 - 特許庁

To provide a remote supervision and control system provided with a means for modifying internal clocks of a plurality of slave station devices which are connected by a communication line network in which a data residence time sequentially changes, have the internal clocks and are scattered with reference to a master station master clock and synchronizing the internal clocks of the slave station devices.例文帳に追加

データ滞留時間が逐次変化する通信回線網により接続され内部時計を持ち散在する複数の子局装置の内部時計を親局マスタ時計を参照して修正し、子局装置の内部時計を同期させる手段を備えた遠隔監視制御システムを提供する。 - 特許庁

The internal circuit operates in synchronism with the clocks when the operation permission signal provides permission.例文帳に追加

そして、内部回路は、動作許可信号が許可状態の時にクロックに同期して動作する。 - 特許庁

All internal clocks (39) in the stations show the same time and circulates from a time Too to an upper limit time TM.例文帳に追加

局内の内部時計(39)は全て同一時刻を示し、かつ時刻Tooから上限時刻TM迄を周回する。 - 特許庁

Then, by operating the common node device by the two internal clocks, both of the first and second clocks are sent out from the common node device to the second ring network.例文帳に追加

そして、共通のノード装置を２つの内部クロックで動作させることにより、第１および第２クロックの双方を共通のノード装置から第２リングネットワークに送出する。 - 特許庁

Clocks of the SDRAM and the ASIC are integrated to one by enabling a test by a common internal clock.例文帳に追加

共通の内部クロックによるテストを可能にすることによって、ＳＤＲＡＭとＡＳＩＣのクロックを１つに統合する。 - 特許庁

A network control apparatus receives present times from the respective image processing devices and calculates a difference of the internal clocks.例文帳に追加

ネットワーク制御装置は、各画像処理装置から現在の時刻を受信し、内部時計のずれを算出する。 - 特許庁

Thereby, same timing can be kept in the internal clocks FICLK and ICLK even at the time of a test and at normal operation.例文帳に追加

このことにより、テスト時であっても通常動作時であっても内部クロックFICLKとICLKを同じタイミングを維持することができる。 - 特許庁

Through the switching control of the switches 17a and 17b by the pulse (f), clocks CK1 and CK2 are taken in to the stage D-FF13 as internal clocks CK and CKX.例文帳に追加

そして、この選択クロック制御パルス（ｆ）によってスイッチ１７ａ，１７ｂをスイッチング制御することで、クロックＣＫ１，ＣＫ２を自段のＤ‐ＦＦ１３の内部クロックＣＫ，ＣＫＸとして取り込むようにする。 - 特許庁

The one or plurality of network devices initiate internal clocks 153, receive the designated times from the network host, receive reference signals outputted by time sources subsequent to receiving the designated times, and set values of the internal clocks to the designated times upon receipt of the reference signals.例文帳に追加

該ネットワークデバイスは、内部クロック１５３を起動し、ネットワークホストから指定時刻を受信し、指定時刻を受信した後に、時刻源によって出力される基準信号を受信し、基準信号を受信し次第、内部クロックの値をその指定時刻に設定する。 - 特許庁

This system comprises a plurality of devices, each equipped with at least one central unit including internal clocks being synchronized.例文帳に追加

このシステムは、各々が、同期させられる内部クロックを含む少なくとも１つの中央ユニットを装備している複数の装置を含む。 - 特許庁

To provide a clock generator circuit that automatically performs internal generation of deficient clocks in an image processor for pipeline processing and the like.例文帳に追加

パイプライン処理などを行う画像処理装置において、不足分のクロックを内部的に自動生成するクロック発生回路を提供する。 - 特許庁

At least two of the devices receive signals and use the signals to synchronize respective internal clocks of the at least two devices.例文帳に追加

装置の少なくとも２つが、信号を受信し、その信号を用いて該少なくとも２つの装置のそれぞれの内部クロックを同期させる。 - 特許庁

The phase adjustment part 110 adjusts a plurality of external clocks CLK 1-4 which are sequentially phase shifted and generates a plurality of internal clocks ICLK 1-4, the phase differences of adjacent transition edges of which are all equal.例文帳に追加

位相調整部１１０は、位相が順次ずれた複数の外部クロックＣＬＫ１−４の位相を調整して、隣り合う遷移エッジの位相差が全て等しい複数の内部クロックＩＣＬＫ１−４を生成する。 - 特許庁

When completing preparation for oscillating internal clocks, internal clock generating circuits 11, 12, and 13 of respective LSI 2, 3, and 4 respectively transmit oscillation preparation completion signals CLK_-EN 1, 2, and 3 to a clock synchronizing signal generating circuit 14.例文帳に追加

各ＬＳＩ2,3,4が備える内部クロック生成回路11,12,13は、内部クロックを発振する準備が完了すると、クロック同期信号生成回路14へ発振準備完了信号CLK_EN1,2,3を送信する。 - 特許庁

To provide a strong electric power saving multi-CPU system restraining properly electric power consumption, by stopping only internal clocks of one part of the CPUs, without stopping erroneously the internal clocks of all the CPU, and to provide an image forming apparatus.例文帳に追加

誤って全てのＣＰＵの内部クロックを停止させることなく、一部のＣＰＵの内部クロックのみを停止させて、消費電力を適切に抑制することができる、堅牢性のある省電力マルチＣＰＵシステム及び画像形成装置を提供することを目的とする。 - 特許庁

The latency counter has: a frequency dividing circuit 120 generating a plurality of frequency dividing clocks LCLKE, LCLKO having mutually different phases based on an internal clock LCLK; and frequency-dividing counter circuits 130, 140 counting the latency of an internal command based on the corresponding frequency-dividing clocks LCLKE, LCLKO.例文帳に追加

内部クロックＬＣＬＫに基づいて互いに位相の異なる複数の分周クロックＬＣＬＫＥ，ＬＣＬＫＯを生成する分周回路１２０と、それぞれ対応する分周クロックＬＣＬＫＥ，ＬＣＬＫＯに基づいて内部コマンドのレイテンシをカウントする分周カウンタ回路１３０，１４０とを備える。 - 特許庁

A counter 8 measures a prescribed time, by counting a prescribed number of clocks of the internal clock CLK2 from the resetting at the time of power turn on.例文帳に追加

また、カウンタ８は、電源投入時のリセットから内部クロックＣＬＫ２の所定のクロック数をカウントすることで所定時間を計測する。 - 特許庁

A repeater 150 receives internal clocks CLK_-PF, CLK_-NF (the following: internal clock) provided from a DLL circuit 100 in spite of data read-out operation, and outputs DLL clocks CLK_-P, CLK_-N (the following: DLLclock) to a data output circuit 200 and a data strobe signal output circuit 300 in accordance with an internal signal DLLENCLK.例文帳に追加

リピータ１５０は、データ読出動作に拘わらずＤＬＬ回路１００から配信される内部クロックＣＬＫ＿ＰＦ，ＣＬＫ＿ＮＦ（以下、単に内部クロック）を受け、内部信号ＤＬＬＥＮＣＬＫに応じて、データ読出動作時のみデータ出力回路２００およびデータストローブ信号出力回路３００にＤＬＬクロックＣＬＫ＿Ｐ，ＣＬＫ＿Ｎ（以下、単にＤＬＬクロック）を出力する。 - 特許庁

In another method in addition, when a clock pulse becomes absent in the input clock signal, a counter counts a period corresponding to the number of required additional clocks, and the internal clock signal is outputted as the additional clocks through the period.例文帳に追加

さらに他の方法では、入力クロック信号中にクロックパルスが存在しなくなると、カウンタにより必要な追加クロック数に対応する期間がカウントされ、その期間にわたって内部クロック信号が追加クロックとして出力される。 - 特許庁

At the time, the two kinds of internal clocks are prepared from a reference clock, an analog value is fetched in synchronism with one of the clocks and it is digitally converted by one clock by the parallel processings and serially arranged and outputted in synchronism with the other clock.例文帳に追加

その際、基準クロックから内部クロックを２種類作成し、一方のクロックに同期させてアナログ値を取り込んでそれを並列処理でデジタルに１クロックで変換し、他方のクロックに同期させて直列に並べて出力する。 - 特許庁

The semiconductor memory device includes: clock generation circuits 70 and 80 for generating internal clocks ICLKW and ICLKWA, respectively; a latency counter for counting latency in synchronization with the internal clock ICLK; and a recovery counter for counting a write recovery period in synchronization with the internal clock ICLKWA.例文帳に追加

それぞれ内部クロックＩＣＬＫＷ，ＩＣＬＫＷＡを生成するクロック生成回路７０，８０と、内部クロックＩＣＬＫに同期してレイテンシをカウントするレイテンシカウンタと、内部クロックＩＣＬＫＷＡに同期してライトリカバリ期間をカウントするリカバリカウンタとを備える。 - 特許庁

Also, when the common node device is operated by the two internal clocks, the phase difference of data inside the common node device is absorbed by stuffing.例文帳に追加

なお、共通のノード装置が２つの内部クロックで動作しているときに、共通のノード装置内のデータの位相差をスタッフィングにより吸収する。 - 特許庁

To develop a new global asynchronous network on-chip structure having an element for managing the internal data transmission, without using clocks, especially those equipped with nodes.例文帳に追加

内部のデータ転送を管理するのにクロックを用いない要素、特にノードを備えた新規の大域的非同期ネットワークオンチップ構造を開発すること。 - 特許庁

Two internal clocks clk and/clk being generated by an internal clock generation part are supplied to internal and synchronization clock input parts 60 and 61 to adjust timing, thus generating clocks n01 and n02 for latching timing.例文帳に追加

本発明は、入力バッファ回路を１つの入力信号に対して２系統または複数系統の構成にし、供給されるクロックから集積回路装置内部で分周して相補の内部クロックまたは複数の内部クロックを生成し、２系統のまたは複数系統の入力バッファによって、相補クロックに同期してまたは複数クロックに同期して入力信号を取り込み、ラッチすることを特徴とする。 - 特許庁

The virtual machines A and B read in the current time from an internal clock of the computer or a base OS and add relative time optionally set by the virtual machines to the current time to have their internal clocks.例文帳に追加

各仮想マシンＡ、Ｂは、コンピュータまたはベースＯＳの内部時計から現在時刻を読み込み、この現在時刻に各仮想マシン毎に任意設定する相対時間を加算して当該マシンの内部時刻とする。 - 特許庁

Further, the internal clock signals CLKB1 and CLKB2 are generated with one-shot pulses and then when external clock signals are ceased in self-refreshment mode etc., the internal clocks are reset, so that the device never malfunctions.例文帳に追加

また、内部クロック信号ＣＬＫＢ１，ＣＬＫＢ２をワンショットパルスで生成することにより、セルフリフレッシュモード等で外部クロック信号が停止した場合には内部クロック信号がリセットされ、装置は誤動作することがない。 - 特許庁

Next, the memory controller 20 counts the number of clocks of the internal clock for receiving, after an OUT 1 command has been issued to the DRAM 30_2 until reception of a high-level data signal from the DRAM 30_2 as a DQ data signal and holds the counted number as the number of delayed clocks.例文帳に追加

次いで、メモリコントローラ２０は、ＤＲＡＭ３０_２に対してＯＵＴ１コマンドを発行してから、ＤＲＡＭ３０_２からＤＱデータ信号としてハイレベルデータ信号を受けるまでの間、受信用内部クロックのクロック数をカウントし、遅延クロック数として保持する。 - 特許庁

To provide a semiconductor memory device using a plurality of reference clocks with different frequencies, which ensures a preset latency for internal operation by dividing the plurality of reference clocks to have the same frequency and phase.例文帳に追加

互いに異なる周波数を有する複数の基準クロックを用いる半導体メモリ装置において、基準クロックを分周して周波数及び位相を等しくすることにより、半導体メモリ装置の内部動作が既設定のレイテンシを保障して実行できるようにすること。 - 特許庁

Moreover, the internal counter 32 of the CPU30 counts clocks n times as many as those of the cycles stipulated by the switching frequency, by counting the reference clocks, and generates a signal which has frequency components one-nth the switching frequency synchronously with the finish of the count operation.例文帳に追加

また、ＣＰＵ３０の内部カウンタ３２は基準クロックをカウントすることによって、スイッチング周波数によって規定される周期のＮ倍をカウントし、そのカウント動作の終了に伴ってスイッチング周波数の１／Ｎの周波数成分を有する信号を生成する。 - 特許庁

To securely fetch a signal being supplied in synchronization with a wide range of clock from a low to high speed by synthesizing the output of a plurality of input buffers fetching an input signal in synchronization with a plurality of internal clocks with different phases by dividing a supply clock.例文帳に追加

高周波数の同期クロックに対しても、確実に入力信号を取り込むことができる入力バッファを有する集積回路装置を提供する。 - 特許庁

In addition, how many clocks envelope detection output signals S23, contained in the standard electric wave signals are to be input into internal counters 32-34 in a prescribed time, is counted.例文帳に追加

また、標準電波信号に含まれる包絡線検波出力信号Ｓ２３が所定時間内に内部カウンタ３２〜３４に何クロック入力されるかをカウントする。 - 特許庁

In this manner, the latency is counted based on the frequency-divided clocks LCLKE, LCLKO obtained by dividing the internal clock LCLK instead of the internal clock LCLK, thus ensuring the operation margin sufficiently even if the frequency of the internal clock LCLK is high.例文帳に追加

このように、内部クロックＬＣＬＫそのものではなく、これを分周した分周クロックＬＣＬＫＥ，ＬＣＬＫＯに基づいてレイテンシのカウントを行っていることから、内部クロックＬＣＬＫの周波数が高い場合であっても動作マージンを十分に確保することが可能となる。 - 特許庁

To provide a time-calibrating controller, capable of speedily calibrating internal clocks in each stadium instrument, in matching with insertion/deletion of a leap second when the leap second is inserted/deleted in a calibration period for time-calibrating with respect to the internal clocks of each stadium instrument, and to provide a method therefor, in a time-calibrating controller for calibrating leap seconds.例文帳に追加

うるう秒の較正を行う時刻較正制御装置において、各スタジオ機器の内部時計に対し時刻較正を行う較正周期内で、うるう秒の挿入／削除が発生した場合に、うるう秒の挿入／削除に合わせて各スタジオ機器の内部時計の構成を迅速に行い得る時刻較正制御装置及びその方法を提供する。 - 特許庁

In a high-speed operation mode, the semiconductor integrated circuit generates continuous internal clocks 35 as pulse signals by controlling ON/OFF of the transistor 602 based on the internal clock 35 in addition to the signal in which a delay is given to the external clock 31.例文帳に追加

また高速動作モード時、外部クロック３１に遅延を与えた信号に加え、さらに内部クロック３５に基づいてトランジスタ６０２のオンオフを制御することにより、連続した内部クロック３５をパルス信号として生成する。 - 特許庁

When either of reception registers 21 of synchronization blocks SB(j) (j=0 to 15) takes in data, a clock gating control circuit 40 makes at least two of internal clocks ϕ pass, and supplies them as synchronization clocks ϕs(j) to synchronization shift register 30 of corresponding synchronization blocks SB(j).例文帳に追加

クロックゲーティング制御回路４０は、同期化ブロックＳＢ（ｊ）（ｊ＝０〜１５）のいずれかの受信レジスタ２１がデータの取り込みを行った場合、内部クロックφを少なくとも２個通過させ、同期化クロックφｓ（ｊ）として、該当する同期化ブロックＳＢ（ｊ）の同期化シフトレジスタ３０に供給する。 - 特許庁

To synchronize the time of the internal clocks of a plurality of parking lot equipment so that it matches with a standard time, and to attain time synchronization at low cost, without significantly changing the existing configurations.例文帳に追加

複数の駐車場機器の内部時計の時刻を標準時刻に合致するように同期させ、この時刻同期を、既存の構成を大幅に変更することなく安価に実現する。 - 特許庁

To provide a semiconductor memory device in which power consumption during active standby is reduced and internal clocks can be supplied surely to the prescribed circuits.例文帳に追加

アクティブスタンバイ中の低消費電力化を図るとともに、データ読出動作時は、所定の回路に内部クロックを確実に供給することができる半導体記憶装置を提供する。 - 特許庁

When the internal clocks (39) show a time corresponding to the station address value of a certain station, data in memories (38) located at a memory address corresponding to the station address value is embedded in a packet (9) and transmitted to communication lines (33A and 33B).例文帳に追加

内部時計(39)がある局の局アドレス値に対応する時刻を示すと、局アドレス値に対応するメモリアドレス位置にあるメモリ(38)内のデータをパケット(9)に埋め込み通信路(33A,33B)に送信する。 - 特許庁

Thus, the memory controller 20 can receive read data by the internal clock signal for reception, when the number of delayed clocks elapses after a read command has been issued in the case of receiving the read data (DQ signal).例文帳に追加

これにより、メモリコントローラ２０は、リードデータ（ＤＱ信号）を受信するにあたり、リードコマンドを発行してから、遅延クロック数経過した時点で、受信用内部クロック信号によりリードデータを受信することができる。 - 特許庁

Clock stop confirmation circuits 10_1 and 10_n monitor states of control clocks from clock control circuits 20_1 to 20_n and output a coincidence recognition signal to an internal register circuit 50 when confirming a stop state of clock supply.例文帳に追加

クロック停止確認回路１０_1 …１０_n は、クロック制御回路２０_1 …２０_n からの制御クロックの状態を監視し、クロック供給の停止状態を確認した場合、一致認識信号を内部レジスタ回路５０へ出力する。 - 特許庁