「interrupt of controller」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

At that time, the circuit module selects an interrupt controller supplying an interrupt request signal between the plurality of interrupt controllers.例文帳に追加

このとき前記回路モジュールは、複数の割込みコントローラのなかから割り込み要求信号を供給する割込みコントローラを選択する。 - 特許庁

An interrupt sequencer block of the centralized interrupt controller schedules the interrupt services according to a fairness scheme.例文帳に追加

中央化されたインタラプトコントローラのインタラプトシーケンサブロックは、公平性スキームに従ってインタラプトサービスをスケジューリングする。 - 特許庁

This interrupt controller is provided with: an interrupt flag pattern setting part 11 presetting an interrupt factor to be desired to be detected from the interrupt factors inputted by an interrupt flag having a plurality of bits; and an interrupt flag detection part 12 comparing the inputted interrupt factor with the preset interrupt factor, and outputting an interrupt detection signal to a priority order decision circuit 10 in the case of accordance.例文帳に追加

複数ビットを備えた割り込みフラグによって入力される割り込み要因の中から、検出したい割り込み要因を予め設定する割り込みフラグパターン設定部１１と、前記入力される割り込み要因と前記予め設定した割り込み要因とを比較し、一致した際に、優先順位判定回路１０に対して割り込み検出信号を出力する割り込みフラグ検出部１２とを設ける。 - 特許庁

To provide an interrupt controller, an interrupt control method, a device with an interrupt controller, an interrupt control program, and a recording medium that can easily realize multiple interrupts of a high degree of freedom and can set a priority level of an interrupt of each device irrespective of device configuration.例文帳に追加

自由度の高い多重割り込みを容易に実現でき、デバイス構成によらずに各デバイスの割り込みの優先度を設定できる割り込み制御コントローラ，割り込み制御方法，割り込み制御コントローラを備えた装置，割り込み制御プログラムおよび記録媒体を提供することを目的とする。 - 特許庁

The controller 101 releases the mask of the 1st interrupt (S7).例文帳に追加

制御装置１０１は第１の割込みのマスクを解除する（Ｓ７）。 - 特許庁

The centralized interrupt controller having a single copy of APIC (advanced programmable interrupt controller) logic provides all the processing units of a multi-sequencer chip or a system with APIC interrupt providing services.例文帳に追加

ＡＰＩＣロジックのシングルコピーを有する中央化されたインタラプトコントローラは、マルチシーケンサチップ又はシステムのすべての処理ユニットに対してＡＰＩＣインタラプト提供サービスを提供する。 - 特許庁

To obtain the interrupt controller of a PCI bus, which is capable of efficiently performing interrupt control without restriction of hardware.例文帳に追加

ハードウェアの制約にとらわれず、効率よく割り込み制御を行うことのできるＰＣＩバスの割込制御装置を得る。 - 特許庁

An interrupt controller INTCTR successively accepts interrupt signals from devices A, B, and C, and outputs an interrupt request signal IRQ and interrupt generating device information INTSEL, and starts the acceptance of the next interrupt by waiting for an acceptance signal IRQACK.例文帳に追加

割り込みコントローラ（ＩＮＴＣＴＲ）は、装置Ａ，Ｂ，Ｃからの割り込み信号を逐次受け付けて、割り込みリクエスト信号（ＩＲＱ）と割り込み発生装置情報（ＩＮＴＳＥＬ）とを出力し、受諾信号（ＩＲＱＡＣＫ）を待って次の割り込みの受け付けを開始する。 - 特許庁

To provide an interrupt controller or the like that prevents the overhead of the hardware resetting process needed for changing interrupt priority.例文帳に追加

割り込み順位の変更に必要なハードウエア設定変更処理のオーバーヘッドが発生しない割り込みコントローラ等を提供すること。 - 特許庁

To allow a controller to surely capture generation of an interrupt factor signal by holding an interrupt factor signal as a flag in an interrupt factor signal flag register, even when the interrupt factor signal is generated since the read operation of the interrupt factor signal flag register until the write operation by the controller, and preventing any held flag from being deleted due to the following clear operation by the controller.例文帳に追加

コントローラが割込み要因信号フラグレジスタをリード動作した後からライト動作するまでに割込み要因信号が発生しても、その割り込み要因信号がフラグとして割込み要因信号フラグレジスタに保持され、その後のコントローラによるクリア動作によっても保持されたフラグが消されることが無く、確実に割込み要因信号の発生をコントローラが把握可能とする。 - 特許庁

When an interrupt is applied to any of a plurality of processors 3, an interrupt controller 2 predicts the operation rate of each processor 3 when the interrupt is applied.例文帳に追加

割り込みコントローラ２は、複数のプロセッサ３のいずれかに割り込み処理を割り当てる場合に、割り込み処理を割り当てた場合の各プロセッサ３の動作率を予測する。 - 特許庁

A controlling part 1 outputs the origin address of an interrupt processing routine group corresponding to each device, and returns the acceptance signal of the interrupt request signal IRQ to the interrupt controller INTCTR.例文帳に追加

制御部１は、各装置に対応した割り込み処理ルーチン群のオリジン・アドレスを出力すると共に、前記割り込みコントローラに前記割り込みリクエスト信号の受諾信号を返す。 - 特許庁

To provide an interrupt controller allowing an efficient interrupt decision process to a large number of interrupt factors, and to provide a microcomputer having it.例文帳に追加

多数の割り込み要因に対し効率的な割り込み判定処理を可能にする割り込みコントローラおよびそれを有するマイクロコンピュータを提供する。 - 特許庁

The interrupt controller 1 is given the input of an interrupt request via an input/output unit 8 provided externally, and executes an interrupt process on the microcontroller units 3 to 6.例文帳に追加

割り込みコントローラ１は、外部に設けられる入出力部８を介して割り込み要求が入力され、マイクロコントローラユニット３乃至６への割り込み処理を実行する。 - 特許庁

The controller 101 controls the interrupt control section 108 to mask a 1st interrupt and sets the output of the 1st interrupt signal to an inhibited state (S5).例文帳に追加

制御装置１０１は、割込み制御部１０８を制御して第１の割込みをマスクし、第１の割込み信号の出力を禁止状態に設定する（Ｓ５）。 - 特許庁

To provide a microprocessor interrupt controller in which at least one group receives a plurality of interrupt requests that are organized into a plurality of groups including a plurality of interrupt requests and can supply the interrupt requests to a microprocessor.例文帳に追加

少なくとも１つのグループが複数の割込み要求を含む、複数のグループに編成された複数の割込み要求を受取り、それらの割込み要求をマイクロプロセッサへ供給しうる、マイクロプロセッサ割込み制御装置を提供する。 - 特許庁

The semiconductor device including a plurality of function circuits each outputting an interrupt request signal to the main controller includes: a load state detection part detecting a load state of the main controller; and an interrupt control part restricting the output of the interrupt request signal according to a detection result of the load state.例文帳に追加

主制御装置に割込み要求信号を出力する複数の機能回路を備える半導体装置であって、前記主制御装置の負荷状態を検出する負荷状態検出部と、前記負荷状態の検出結果に応じて前記割込み要求信号の出力を制限する割込み制御部とを備える。 - 特許庁

A control circuit 15 on receiving the hit signal outputs an interrupt signal to a controller 2, the controller 2 writes the samples of the formats to be detected in order to the register 6 each time the interrupt signal is received.例文帳に追加

制御回路１５はヒット信号を受けてコントローラ２へ割込信号を出力し、コントローラ２は割込信号を受ける毎にレジスタ６に検出対象フォーマットのサンプルを順次書き込む。 - 特許庁

This tunnel interrupt broadcast control system 10 comprises: a central controller 12; a plurality of interrupt broadcast devices 16(i) connected to the central controller 12 via the communication line 14; and rebroadcast devices 22(i).例文帳に追加

トンネル割込放送制御システム１０は、中央制御装置１２と、通信回線１４を介して中央制御装置１２に接続される複数の割込放送装置１６（ｉ）と、再放送装置２２（ｉ）とから構成される。 - 特許庁

When an interrupt request is notified, an interrupt controller 8 notifies the CPU of execution of the interrupt processing and outputs a priority processing request signal PPR for requesting priority acceptance of the access request of the CPU to the bus access arbitration circuit 7.例文帳に追加

割り込みコントローラ８は、割り込み要求が通知されると、ＣＰＵに対して割り込み処理の実行を通知するとともに、当該ＣＰＵのアクセス要求を優先して受け付けることを要求する優先処理要求信号ＰＰＲをバスアクセス調停回路７に出力する。 - 特許庁

An interruption controller 30 stores the presence/absence of an interrupt signal from hardware, and stores validity/invalidity designation conditions for designating the validity/invalidity of the interrupt signal.例文帳に追加

割込みコントローラ３０は、ハードウェアからの割込み信号の有無を割込み要因として保持するとともに、その割込み信号の有効または無効を指定するための有効／無効指定条件を保持する。 - 特許庁

In the power source output controller 1 of this invention, a CPU 20 is driven by an interrupt signal of a interrupt timer 11 and compares a monitor value input by an A/D converter 12 with a determined target value.例文帳に追加

本発明の電源出力制御装置１では，ＣＰＵ２０は，割込タイマ１１の割込信号によって駆動され，Ａ／Ｄコンバータ１２によって入力されたモニタ値を所定の目標値と比較する。 - 特許庁

The virtualization logic is to receive a first interrupt from the physical device controller, and in response to the reception, send a second interrupt to the processor from one of a plurality of virtual device controllers.例文帳に追加

仮想化ロジックは、物理デバイスコントローラから第１の割り込みを受信して、この受信に応じて、複数の仮想デバイスコントローラのうち１つからプロセッサに第２の割り込みを送信する。 - 特許庁

At least one embodiment of the centralized interrupt controller has firewall logic for filtering out transmission of a selected interrupt message.例文帳に追加

中央化されたインタラプトコントローラの少なくとも１つの実施例はまた、選択されたインタラプトメッセージの送信をフィルタアウトするためのファイアウォールロジックを有する。 - 特許庁

To realize an interruption controller and an interruption control method for improving the degree of real time performance when one interrupt process is configured of parts whose interrupt priority levels are different.例文帳に追加

ひとつの割り込み処理が割り込み優先レベルの異なる部分から構成されている場合にリアルタイム性の度合を向上できる割り込み制御装置及び方法を実現する。 - 特許庁

Upon the receipt of the recording request special telephone number, the controller 8 controls an exchange switch 7 to set up a voice recording interrupt path 11 for interrupt connection of a voice recorder 6 to the call path 9.例文帳に追加

制御装置８は、記録要求特別電話番号受信すると、通話パス９に音声記録装置６を割り込み接続するため音声記録割り込みパス１１を確立するよう交換スイッチ７を制御する。 - 特許庁

When the Link section 105 or the PHY section 109 detects the end of operation with respect to a series of bus reset, the interrupt control section 108 outputs a 2nd interrupt signal, to inform the controller 101 about this (S6).例文帳に追加

Ｌｉｎｋ部１０５またはＰＨＹ部１０９が一連のバスリセットに関連する動作が終了したことを検出すると、割込み制御部１０８は第２の割込み信号を出力して制御装置１０１に伝える（Ｓ６）。 - 特許庁

A controller 111 is set to a preset immobile time, upon detecting a fault in a stable operating state after start-up, to interrupt operation of an inverter 110 to interrupt supply of driving power to a lamp 121.例文帳に追加

コントローラ１１１が、スタートアップ後の安定運転状態下に障害を検出するとインバーター１１０の運転を中断させ、ランプ１２１への駆動電力供給を中断させるプリセット不動時間に入る。 - 特許庁

A controller of the interrupt notification network analyzes the transmitted interrupt notification packet, refers to the process ID stored inside thereof and a correspondence table of the processor unit executing the process ID, seeks the processor unit of the destination of the interrupt notification, and transmits the interrupt notification packet to the processor unit.例文帳に追加

割り込み通知ネットワークの制御部は、送信されてくる割り込み通知パケットを解析して、内部に保持するプロセスＩＤとそれを実行しているプロセッサユニットの対応テーブルを参照し、割り込み通知先のプロセッサユニットを求めて、そのプロセッサユニットに割り込み通知パケットを送信する。 - 特許庁

To provide a bus controller capable of appropriately extracting an interrupt signal from a bus sharing the interrupt signal and a data transaction signal.例文帳に追加

割込み信号とデータトランザクションの信号とを共有しているバスにおいて、適切に割り込み信号を抽出することができるバス制御装置を提供する。 - 特許庁

Then, the Ethernet(R) controller outputs a Low signal as an interrupt signal to the interrupt port of the CPU from the Link_ACT terminal via the signal transmission line (S3).例文帳に追加

そして、イーサネット（登録商標）コントローラが、信号伝送路を介してＬｉｎｋ＿ＡＣＴ端子から、Ｌｏｗ信号を割込み信号として、ＣＰＵの割込みポートに出力する（Ｓ３）。 - 特許庁

The interrupt controller 2 controls to apply an interrupt to the processor 3 whose operation rate is closest to an upper limit operation rate and does not exceed the upper limit operation rate, among the predicted operation rates of the processors 3.例文帳に追加

そして、割り込みコントローラ２は、予測された各プロセッサ３の動作率のうち、上限動作率を超えず、かつ上限動作率に最も近い動作率のプロセッサ３に対して割り込み処理を割り当てるように制御する。 - 特許庁

A D.C. controller circuit applies a zero-cross detection interrupt to a CPU when an on-signal from a zero-cross circuit is changed over to an off-signal, and the CPU 71 counts up the number of interrupts in each zero-cross detection interrupt.例文帳に追加

ＤＣコントローラ回路が、ゼロクロス検出回路からのオン信号からオフ信号への変化時にＣＰＵに対してゼロクロス検出割り込みをかけ、ＣＰＵ７１はゼロクロス検出割り込み時に割り込み回数をカウントする。 - 特許庁

To provide an interruption controller unit which can stop an operation by an interrupt operation after an elapse of a predetermined time even when an interrupt address does not coincide with an address value indicated by a program counter.例文帳に追加

割込アドレスがプログラムカウンタの示すアドレス値と一致しない場合にも、一定時間経過後に割込動作することで動作を停止することが可能な割込制御装置を得る。 - 特許庁

The controller 650 generates an interrupt output signal 659 toward a processor 610, according to generation of the interrupt output signal 629 and 639.例文帳に追加

割り込みコントローラ６５０は、Ｉ／Ｏ装置それぞれからの割り込み出力信号６２９，６３９の発生に応じて、プロセッサ６１０に対して割り込み出力信号６５９を発生する。 - 特許庁

Similarly, the fault holding register ALMREG of a system controller A receiving the clock fault informs the CPU of the device A of interrupt.例文帳に追加

同様にクロック障害を受け取ったシステム制御装置Ａの障害保持レジスタＡＬＭＲＥＧは、装置ＡのＣＰＵに対し割り込みを通知する。 - 特許庁

To provide a multi-link controller that can prevent the interrupt of communication even on the occurrence of a channel fault.例文帳に追加

回線障害が発生しても通信が中断することを防止することができるマルチリンク制御装置を提供する。 - 特許庁

For instance, the controller 15 applies an interrupt at prescribed intervals and monitors the state of the overcurrent detection signal on the line 4.例文帳に追加

例えばモデムコントローラ１５は所定間隔で割り込みをかけて過電流検出線４上の過電流検出信号の状態を監視する。 - 特許庁

The incoming signal detecting means 113 of the information equipment 102 generates an interrupt to power source controller 115 when the incoming signal is detected.例文帳に追加

情報機器１０２の着信信号検出手段１１３は、着信信号を検出すると、電源制御装置１１５に対し割込みをかける。 - 特許庁

To provide a semiconductor device allowing dynamic restriction of an interrupt request without suspending processing presently during execution in a main controller.例文帳に追加

主制御装置にて現在実行中の処理を中断することなく、割込み要求の制限を動的に行うことの可能な半導体装置を提供する。 - 特許庁

To provide an advanced programmable interrupt controller centralized with respect to a plurality of processing units.例文帳に追加

複数の処理ユニットについて中央化されたアドバンスド・プログラマブル・インタラプト・コントローラを提供すること。 - 特許庁

An apparatus CPU of a data recorder instructs block read to a memory stick controller, and becomes an interrupt waiting state.例文帳に追加

データ記録装置の機器ＣＰＵは、メモリスティック・コントローラにブロック・リードを指示し割り込み待ち状態となる。 - 特許庁

To provide a load controller, a load control method and a load control program, with which a plurality of loads are controlled by a single timer interrupt processing.例文帳に追加

１つのタイマ割込み処理により複数の負荷を制御する負荷制御装置、負荷制御方法、及び負荷制御プログラムを提供する。 - 特許庁

To provide a small-sized power supply controller which can inexpensively interrupt the power supply to a load from a battery and can detect the output current of the battery.例文帳に追加

バッテリーから負荷への電力の投入遮断及び出力電流の検出を小型で安価に行うこと。 - 特許庁

Alternatively, an interrupt controller is set to an interruption inhibition state as a first process of processes to restore the data of the main memory until the check point time, and the data of the main memory and the data of the register of the CPU are restored until the check point time, and the interrupt inhibition state of the interrupt controller is released.例文帳に追加

又は、チェックポイント時点までメインメモリのデータを回復させる処理の最初の処理として、割込コントローラを割り込み禁止状態に設定し、チェックポイント時点までメインメモリのデータ及びＣＰＵのレジスタのデータを回復させた後に、割込コントローラの割り込み禁止状態を解除する。 - 特許庁