「invalid bit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A VI judge 19 sets an invalid level range of an intermediate of "1" and "0" with regard to the level of the detection signal components for extracting the CDCSS, and generates a VI judging data that the detection signal components for extracting the CDCSS have judged that the bit is invalid "1" for a bit term in the invalid level range.例文帳に追加

ＶＩ判定部１９は、ＣＤＣＳＳ抽出用検波信号成分のレベルについて”１”，”０”の中間の無効レベル範囲を設定し、ＣＤＣＳＳ抽出用検波信号成分が無効レベル範囲にあるビット期間のビットは無効”１”と判定したＶＩ判定データを生成する。 - 特許庁

A bit inversion part 10 inverts bits of invalid data included in digital data in accordance with preset bit inversion position information to generate bit-inverted digital data on a system basis.例文帳に追加

ビット反転部１０は、予め設定されたビット反転位置情報に従って、デジタルデータに含まれる無効データのビットを反転し、系統毎にビット反転したデジタルデータを生成する。 - 特許庁

A reliability information generation part 125 uses a synthesis code bit signal, a synthesis repetition placeholder bit signal, a synthesis placeholder bit signal, and the noise power value to generate reliability information which shows the transmission of a UCI signal is valid or invalid.例文帳に追加

信頼度情報生成部１２５は、合成符号化ビット信号、合成repetition placeholderビット信号、合成placeholderビット信号、および雑音電力値を用いて、UCI信号の送信が有効または無効であることを示す信頼度情報を生成する。 - 特許庁

When the data to be transmitted does not exist relating to the corresponding slave station channel, invalid data are assigned to its bit.例文帳に追加

対応する子局回線に対して送信すべきデータがないとき、そのビットには無効データが設定される。 - 特許庁

To provide an efficient sorting method which does not cause invalid processing in sort processing of bit stream data.例文帳に追加

ビット列データのソート処理において、無効となる処理が発生しない、効率的なソート手法を提供する。 - 特許庁

To provide an efficient sorting method which does not cause invalid processing in sort processing of bit string data.例文帳に追加

ビット列データのソート処理において、無効となる処理が発生しない、効率的なソート手法を提供する。 - 特許庁

In such a case, a state of N-bit data transmitted just before is kept as it is for invalid data (N-N/m bits).例文帳に追加

この際、無効データ（Ｎ-Ｎ/Ｍビット）は、直前に送信したＮビットデータの状態をそのまま保持する。 - 特許庁

To provide a video signal processing circuit reducing a radiation level of EMI (Electro Magnetic Interference) even when an invalid bit is present in a transmission format.例文帳に追加

伝送フォーマットに無効ビットが存在する場合でも、ＥＭＩの放射レベルが軽減される映像信号処理回路を提供する。 - 特許庁

The output video signal va in which the polarity of the invalid bit is set is transmitted via a video signal line 13.例文帳に追加

そして、無効ビットの極性が設定された出力映像信号ｖａが、映像信号線１３を経て伝送される。 - 特許庁

Based on the fill bit, the data of the memory 200 corresponding to the invalid data sector of the memory 4 is written in the memory 4 by a sector unit.例文帳に追加

フィルビットに基づき、メモリ４の無効データセクタに対応するメモリ２００のデータをセクタ単位でメモリ４に書き込む。 - 特許庁

The invalid data are to be continuously set to the corresponding bit with respect to the slave station channel in which the data to be transmitted are not generated.例文帳に追加

送信すべきデータが発生していない子局回線については、対応するビットに無効データを設定し続ける。 - 特許庁

For instruction codes with n or less valid bits of the converted m-bit instruction codes, an invalid bit is disposed in a low-order bit position, and an operand for designating the register is disposed in a fixed high-order bit position.例文帳に追加

また、変換したｍビットの命令コードの内で有効ビット数がｎビット以下の命令コードに対しては、下位のビット位置に無効ビットを配置すると共にレジスタを指定するオペランドを上位の一定のビット位置に配置する。 - 特許庁

A detection processing part 126 refers to the reliability information, and detects the UCI bit when the transmission of the UCI signal is valid, and does not detect the UCI bit when the transmission of the UCI signal is invalid.例文帳に追加

検出処理部１２６は、信頼度情報を参照し、UCI信号の送信が有効である場合、UCIビットを検出し、UCI信号の送信が無効である場合、UCIビットを検出しない。 - 特許庁

Namely, in the N-bit data, N/M bits are defined as valid data, remaining N-N/M bits are defined as invalid data and the N-bit data are transmitted M times, thereby transmitting valid data of N bits.例文帳に追加

つまり、ＮビットデータのうちのＮ/Ｍビットを有効データとし、残りのＮ-Ｎ/Ｍビットを無効データして、ＮビットデータをＭ回送信することで、Ｎビットの有効データを送信する。 - 特許庁

When a drawing part 13 carries out a rendering process, in the case where the valid/invalid information is invalid, the bit map image and attribute information are written into a band buffer 14 with the use of attribute information added to the image without using the single attribute information in the intermediate code image data.例文帳に追加

描画部１３がレンダリング処理を行う際に、有効／無効情報が無効である場合には、中間コード画像データ中の単一の属性情報を利用せず、イメージに付加されている属性情報を用いてバンドバッファ１４にビットマップイメージと属性情報を書き込む。 - 特許庁

This discriminating section 11 compares address data WA indicating an inputted write address with protect-data PA from the high-order bit with two bit unit, and outputs a valid signal WE permitting write-in of data and an invalid signal prohibiting write of data in response to the compared result.例文帳に追加

この判定部１１は、入力される書き込みアドレスを示すアドレスデータＷＡとプロテクトデータＰＡを上位ビットから２ビット単位で比較し、その比較結果に応答して、データの書き込みを許可する有効信号ＷＥ、データの書き込みを禁止する無効信号ＷＮを出力する。 - 特許庁

A packet group comprising a plurality of valid packets and invalid packets composing the data stream is stored in a frame having a fixed bit length along its time series, and a time stamp is given to the frame as a whole.例文帳に追加

データストリームを構成する複数の有効パケットと無効パケットとからなるパケット群を、その時系列に沿って固定ビット長のフレームに格納し、そのフレーム全体に対してタイムスタンプを付与する。 - 特許庁

The memory directory has an attribute bit indicating whether the memory directory entry is considered invalid after the access to one memory directory entry by the distributed time base signal.例文帳に追加

さらに、メモリ・ディレクトリは、配布されるタイム・ベース信号による１つのメモリ・ディレクトリ・エントリへのアクセスの後に、当該メモリ・ディレクトリ・エントリが無効であると見なすべきか否かを指示する属性ビットを有する。 - 特許庁

The valid packet discrimination section 17 discriminates it to be valid packet data when the dissident bit number X is within number of bits of an error correction limit and it to be invalid packet data in other cases.例文帳に追加

有効パケット判定部１７は不一致ビット数Ｘが誤り訂正限界のビット数内であれば有効パケットデータとし、それ以外を無効パケットデータと判定する。 - 特許庁

Among the plurality of write modes, according to a write mode selected with the mask data of two bits, for every bit of the write data of (n-2) bits, whether the writing is valid or invalid is selected.例文帳に追加

複数の書き込みモードのうち、２ビットのマスクデータによって選択される書き込みモードに応じて、（ｎ−２）ビットの書き込みデータのビットごとに、書き込みの有効または無効を選別する。 - 特許庁

Equipment is provided for selecting a combination of transport formats enabling the assurance of a minimum bit rate every channel in a mobile station to avoid deteriorating the service quality of an application when a combination of transport formats becomes invalid temporarily.例文帳に追加

トランスポートフォーマットの組合せが一時的に無効になるときに、あるアプリケーションのサービスの品質が著しく低下するのを防ぐため、移動局の各論理チャネルごとに最小ビットレートを保証するのを可能にするトランスポートフォーマットの組合せを選択する設備が存在する。 - 特許庁

An IP address where the number of valid bids is variable and a flag column for identifying whether each bit is valid or invalid corresponding to each bit of the IP address are stored, and longest matching retrieval is executed by a binary search method by using retrieval key data for retrieving the longest matched IP address from the stored IP addresses and the pattern of a retrieval mask key global mask indicating a valid bit area.例文帳に追加

有効ビット数が可変なＩＰアドレスとともに、そのＩＰアドレスの各ビットに対応して各ビットが有効なビットであるか無効なビットであるかを識別するフラグ列を記憶しておき、検索にあたっては、記憶されているＩＰアドレスの中から最長に一致するＩＰアドレスを検索するための検索キーデータと有効ビット領域を表わす検索マスクキーグローバルマスクのパターンとを用いて二分検索法により検索を行なう。 - 特許庁

In the case a level of the external disturbance noise 15 has exceeded the upper limit threshold 30 or is less than the lower limit threshold 31, the circuit outputs communication data whose stop bit logic is forcibly reversed to a receiver so as to allow the receiver discriminates the received communication data to be invalid data.例文帳に追加

外乱ノイズ１５を検出する上限しきい値３０及び下限しきい値３１を設け、外乱ノイズ１５の値が上限しきい値３０又は下限しきい値３１を越えた場合は、ストップビットの論理を強制的に逆にした通信データを受信装置に出力することで、受信装置に入力した通信データを無効データと判断させる。 - 特許庁

Furthermore, the cache line 11 of the primary cache memory 1 includes a plurality of data entry units 11a for storing data, a plurality of valid bit units 11b indicating that data are either valid or invalid correspondingly to the respective data entry units 11a, and an address entry unit 11c for storing the address of the cache line 11.例文帳に追加

さらに、１次キャッシュメモリ１のキャッシュライン１１は、データを記憶する複数のデータエントリ部１１ａと、データエントリ部１１ａに対応して、データが有効又は無効であること示す複数の有効ビット部１１ｂと、キャッシュライン１１のアドレスを記憶するアドレスエントリ部１１ｃと、を含んでいる。 - 特許庁

Furthermore, if an effective bit V supplied from the effective bit register 40 determines whether unit data d in a cache line C, designated by index data Id supplied from a CPU 20, is valid or invalid for each bank B; a read control means 60 in the cache memory device 10 supplies the index data Id only with respect to a plurality of control wires in the valid bank B.例文帳に追加

また、キャッシュメモリ装置１０における読出制御手段６０は、有効ビットレジスタ４０から供給される有効ビットＶによって、ＣＰＵ２０から供給されるインデックスデータＩｄにて指定されたキャッシュラインＣにおける単位データｄの有効または無効がバンクＢ毎に指定されると、有効とされたバンクＢにおける複数の制御配線に対してのみインデックスデータＩｄを供給する。 - 特許庁