「logic input」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To enable a logic simulator to perform the logic verification of a CPU model including the relation with an input/output device.例文帳に追加

論理シミュレータでＣＰＵモデルを入出力装置との関連を含めて論理検証できる論理シミュレーション装置を提供する。 - 特許庁

Each detection signal from a quad detector 1 is input to the arithmetic logic unit 4 and the arithmetic logic unit 9.例文帳に追加

四重化された検出器１の各検出信号が、論理演算装置４及び論理演算装置９に入力される。 - 特許庁

The arithmetic logic unit 9 outputs an electrical signal from the 2-out-of-4 logic circuit to which the four detection signals are input.例文帳に追加

論理演算装置９は、４つの検出信号を入力する２アウトオブ４論理回路から電気信号を出力する。 - 特許庁

Thus, a correct input signal for performing logic simulation by a logic simulation executing part 300 is automatically generated.例文帳に追加

これによって論理シミュレーション実行部３００で論理シミュレーションを行うための正しい入力信号が自動生成できる。 - 特許庁

As a rule of thumb, do not use a logic node as an input until it has been generated as the output of a logic gate 例文帳に追加

ロジックノードは万能ではない.ロジックゲートの出力として生成されるまでは,ロジックノードを入力として使用しないこと - コンピューター用語辞典

To provide a logic notation library for a differential input circuit allowing logic expression including an input/output response characteristic according to a voltage level of an individual differential input signal in addition to an input/output response characteristic according to differential voltage between differential input signals in the differential input circuit.例文帳に追加

差動入力回路において、差動入力信号間の差電圧に応じた入出力応答特性に加えて、個々の差動入力信号の電圧レベルに応じた入出力応答特性を含んで、論理表現可能な差動入力回路の論理表記ライブラリを提供することである。 - 特許庁

To provide a path transistor logic circuit which has features of both NMOS path transistor logic transmitting a path input signal fast and CMOS-TG path transistor logic transmitting a select input fast.例文帳に追加

パス入力信号が速く伝達するというＮＭＯＳパストランジスタ論理と、セレクト入力が速く伝達するというＣＭＯＳ−ＴＧパストランジスタ論理との両者の特徴を兼備したパストランジスタ論理回路を提供する。 - 特許庁

Then, a logic control signal at H (high level) or L (low level) is input to the selected pair of control terminals 23 and a logic control signal at Z (high impedance) is input to other control terminals.例文帳に追加

そして、選択された制御端子２３の対にＨ（高レベル）又はＬ（低レベル）、その他の制御端子にＺ（ハイインピーダンス）の論理（ロジック）制御信号を入力する。 - 特許庁

(CLK30A), (CLK30B), (CLK20A), (CLK20B), and (CLK60I) from the clock control circuit 6 are input to an inside logic block 8.例文帳に追加

クロック制御回路６からの（ＣＬＫ３０Ａ），（ＣＬＫ３０Ｂ），（ＣＬＫ２０Ａ），（ＣＬＫ２０Ｂ），（ＣＬＫ６０Ｉ）は内部ロジックブロック８へ入力される。 - 特許庁

The decision block receives a first data input and a second data input from redundant logic blocks or from logic blocks, designed to provide complementary outputs.例文帳に追加

決定ブロックは、冗長論理ブロックから、又は相補出力を提供するように設計された論理ブロックから第１のデータ入力及び第２のデータ入力を受け取る。 - 特許庁

The output driver circuit 611 then inverts the input data logic before outputting it.例文帳に追加

出力ドライバ回路６１１は入力データの論理を反転して出力する。 - 特許庁

Each of the data-generation processing elements comprises a logic configured for receiving input data, and a logic configured for processing the input data and generating output data.例文帳に追加

各データ生成処理要素は、入力データの受信用に構成した論理、および入力データの処理及び出力データの生成用に構成した論理を含む。 - 特許庁

The delay time difference among signals passing through the multi-input logic gate circuit is changed in the delay step of the minimum unit depending on an input terminal used for the multi-input logic gate circuit.例文帳に追加

多入力論理ゲート回路の使用する入力端子の違いに応じて、多入力論理ゲート回路内を通過する信号の遅延時間差が上記最小単位の遅延ステップで変化する。 - 特許庁

Respective test input terminals 3a_1 to 3a_n of the selection circuit 2a are connected to test terminals 11_1 to 11_n of a logic circuit 10, and test input signals IS_1 to IS_n are input thereto from the logic circuit 10.例文帳に追加

選択回路２ａの各テスト入力端子３ａ_１〜３ａ_ｎは、論理回路１０のテスト端子１１_１〜１１_ｎに接続され、論理回路１０からテスト入力信号ＩＳ_１〜ＩＳ_ｎが入力される。 - 特許庁

The control system includes a logic module board 1 provided with the FPGA 2 for logics containing logic; a transmission module 4 for transmitting a logic status signal c, representing a logic status in a state of deriving a logic output signal b from a logic input signal a by the FPGA 2 for logic; and a logic monitoring device 6 for displaying the logic state signal transmitted from the transmission module 4 for monitoring the signal.例文帳に追加

制御システムは、ロジックが実装されたロジック用ＦＰＧＡ２を備えたロジックモジュール基板１と、ロジック用ＦＰＧＡ２がロジック入力信号ａからロジック出力信号ｂを導き出す途中段階のロジック状態を表わすロジック状態信号ｃを伝送する伝送モジュール４と、伝送モジュール４から伝送されたロジック状態信号を監視するために表示するロジック監視装置６と、を有する。 - 特許庁

In one input logic operation circuit (inverter), 2-input NAND logic operation circuit and 2-input NOR-type logic operation circuit, which constitute an internal logic operation circuit for a large-scale integrated circuit (LSI), the substrate of NMOSFETQn1 is connected to a substrate bias voltage Vrefn and the substrate of PMOSFETQp1, is connected to a substrate bias voltage Vrefp respectively.例文帳に追加

ＬＳＩの内部ロジック回路を構成する１入力論理回路（インバータ）、２入力ＮＡＮＤ型論理回路、２入力ＮＯＲ型論理回路においては、それぞれ、ＮＭＯＳＦＥＴＱｎ１の基板は基板バイアス電圧Ｖｒｅｆｎに、ＰＭＯＳＦＥＴＱｐ１の基板は基板バイアス電圧Ｖｒｅｆｐに接続される。 - 特許庁

An internal state of a logic circuit in a driver is initialized by a predetermined reset input.例文帳に追加

ドライバ内の論理回路の内部状態は、所定のリセット入力によって初期化される。 - 特許庁

MICROCONTROLLER FOR PERFORMING CORE LOGIC POWER SHUT- DOWN WHILE KEEPING COMPLETENESS OF INPUT/OUTPUT PORT例文帳に追加

入出力ポートの完全性を保持しつつコアロジックパワーシャットダウンを行うマイクロコントローラ - 特許庁

Output ports generally have the same logic between their input data and output data.例文帳に追加

一般に、出力ポートでは入力データの論理と出力データの論理とは同じである。 - 特許庁

To easily control the output logic of a differential input circuit.例文帳に追加

差動入力回路の出力論理をより容易に制御することができるようにする。 - 特許庁

A revision number of input drawing data is managed at least in logic sheet units.例文帳に追加

入力した図面データに対して、少なくともロジックシート単位でリビジョン番号を管理する。 - 特許庁

The logic BIST circuit 10 has a pattern generator 12 generating input data.例文帳に追加

ロジックＢＩＳＴ回路（１０）は、入力データを生成するパターン生成器（１２）を有する。 - 特許庁

Accordingly, this spin transistor 1 can be utilized for a multi-input logic circuit.例文帳に追加

したがって、このスピントランジスタ１は、多入力の論理回路に利用することができる。 - 特許庁

The first input terminal I1 and the second input terminal I2 of adjacent exclusive logic circuits 1 are interconnected.例文帳に追加

隣り合う排他的論理回路１の第１入力端子Ｉ１と第２入力端子Ｉ２は互いに接続されている。 - 特許庁

The control switch then detects an input and outputs the appropriate voltages determined by the voltage controller based on a logic input.例文帳に追加

制御スイッチは、入力を検出し、論理入力に応じて電圧コントローラから発生した電圧を出力する。 - 特許庁

Dummy data are inserted into input data D1 so as to forcibly switch the logic level of the input data D1 (4).例文帳に追加

本発明は、入力データＤ１にダミーデータを介挿して（４）入力データＤ１の論理レベルを強制的に切り換える。 - 特許庁

The logic index set of input data is compared with the logic index set of the name dictionary 14, which comprises the logic index set of the name learning dictionary 24, and the CIF code is specified.例文帳に追加

入力データの論理インデックスセットと、名称学習辞書２４の論理インデックスセットを含めた名称辞書１６の論理インデックスセットとを比較して、ＣＩＦコードを特定する。 - 特許庁

The first and second square wave signals are input to the logic circuit, and the logic circuit generates a logic signal having a predetermined duty by performing arithmetic computation on the first and second square wave signals.例文帳に追加

論理回路は、第１及び第２の矩形波信号が入力され、第１及び第２の矩形波信号を論理演算して所定のデューティーを有するロジック信号を生成する。 - 特許庁

With respect to signal wiring for connecting the output of a first logic element 20 and the input of a second logic element 21, shield wiring is disposed along with the signal line from the output of the first logic element to the middle to the input of the second logic element.例文帳に追加

第１の論理素子２０の出力部と第２の論理素子２１の入力部とを接続する信号配線に対し、第１の論理素子の出力部から第２の論理素子の入力部に至る途中まで、その信号線に沿って配置されたシールド配線を有することを特徴とする。 - 特許庁

In a calculation method for delay time of multi-valued logic, among logic varying patterns obtained from a truth table of notable cells, patterns varying at one level in an input logic are stored into a pattern file 4 for execution of circuit simulation and patterns varying at more than one level in the input logic are stored into a pattern file 5 for non-execution of circuit simulation.例文帳に追加

着目セルの真理値表から得られる論理変化パターンのうち入力論理が１レベル変化するパターンを回路シミュレーション実行パターンファイル４に、入力論理が複数レベル変化するパターンを回路シミュレーション非実行パターンファイル５にそれぞれ記憶する。 - 特許庁

The input/output pads are each coupled to an integrated logic circuit and enables the input/output connection of electronic signals transmitted to the integrated logic circuit and generated from the integrated logic circuit while performing an electronics function.例文帳に追加

各入力／出力パッドは、集積論理回路に結合されて、エレクトロニクス機能を行いながら、集積論理回路に送られたり集積論理回路から生成する電子信号の入力／出力接続を可能にする。 - 特許庁

A logic circuit is structured by a 74HCT type CMOS gate element 10 of Hi level input voltage VIH=2 V(min) and Lo level input voltage VIL=0.8 V(max) in correspondence to a TTL level input (0 to 5 V).例文帳に追加

TTLレベル入力（0〜5V）に対応しHiレベル入力電圧V_IH＝2V(min)、Loレベル入力電圧V_IL ＝0.8V(max)の74HCTタイプCMOSゲート素子10によってロジック回路を構成する。 - 特許庁

Input signals from signal input terminals 10 and 12 are input to a logic circuit 22, and a control signal corresponding to states of the signals is output.例文帳に追加

信号入力端子１０，１２からの入力信号が論理回路２２に入力され、それら信号の状態に応じた制御信号が出力される。 - 特許庁

When input control signals are output from a control logic part 4, a contact signal input part 1 outputs contact point input signals based on contact point signals from an external contact point 6 to the control logic part 4.例文帳に追加

接点信号入力部１は、制御論理部４から入力制御信号を出力しているとき、外部接点６からの接点信号に基づく接点入力信号を制御論理部４に出力する。 - 特許庁

The latch 270 allows the input from the selector 220, while the enable is at the logic H and holds an input immediately prior to an enable signal, when the enable signal is shifted to logic L.例文帳に追加

ラッチ２７０は、イネーブル信号が論理Ｈにある間に選択器２２０からの入力を通し、イネーブル信号が論理Ｌに遷移するとその直前の入力を保持する。 - 特許庁

Inverters INV1 and INV4 generate a reference signal R and a correction object signal H based on an input positive logic signal Pin and an input negative logic signal Nin.例文帳に追加

インバータＩＮＶ１およびＩＮＶ４は、入力正論理信号Ｐｉｎおよび入力負論理信号Ｎｉｎに基づいて、基準信号Ｒおよび補正対象信号Ｈを生成する。 - 特許庁

Therefore, the reference potential VRD is switched in accordance with the logic level of the input signal VI of the preceding cycle, thereby accurately discriminating the logic level of the input signal VI.例文帳に追加

したがって、前サイクルの入力信号ＶＩの論理レベルに応じて参照電位ＶＲＤを切換えるので、入力信号ＶＩの論理レベルを正確に判定することができる。 - 特許庁

To provide a method and a device for logic verification which can verify logical equivalence even when the number of input ports of a low-layer block and the logic of an input port are different.例文帳に追加

下位階層ブロックでの入力ポート数及び入力ポートにおける論理が異なっていても論理的等価性を検証できる論理検証方法及び装置を得ることである。 - 特許庁

A device comprising a means detecting transition of the logic state in a device selection input and clock input and a means changing the operation mode of the device responding to the transition of logic states of a prescribed number in the clock input generated between transitions of the logic state in the device selection input is disclosed.例文帳に追加

デバイス選択入力およびクロック入力における論理状態の遷移を検出する手段、デバイス選択入力における論理状態の遷移の間に生じるクロック入力における所定の数の論理状態の遷移に応答して、デバイスの動作モードを変更する手段を含むデバイスが開示される。 - 特許庁

The output state of the logic circuit information corresponding to the input state set to the logic '1' is designated to don't care with the don't care designation information.例文帳に追加

ドントケア指定情報で論理“１”に設定した入力状態に対応する論理回路情報の出力状態がドントケアに指定される。 - 特許庁

The present invention is a method to find a noise at the output of a static logic gate by simulating a noise at the input of the static logic gate.例文帳に追加

スタティック論理ゲートの入力におけるノイズをシミュレートして、スタティック論理ゲートの出力におけるノイズを求めるための方法である。 - 特許庁

Thus, the medal input terminal 26 of the microcomputer 25 can be connected to the signal line of the positive logic or connected to the signal line of the negative logic.例文帳に追加

これにより、マイコン２５のコイン入力端子２６を、正論理の信号線に繋いでも負論理の信号線に繋いでもよいものとなる。 - 特許庁

(2) Next, a prepared general logic structure model before an update is compared with the logic structure of the input form obtained at (1).例文帳に追加

（２）次に、予め用意されている更新前の「一般論理構造モデル」と、（１）で取得された入力帳票の論理構造とを比較する。 - 特許庁

When a signal of logic level 1 reaches an external terminal 91 with a delay time, since a threshold of an input buffer circuit 22 is lower than that of an input buffer circuit 3, the input buffer circuit 22 provides an output of logic level 1 earlier to fix the output buffer circuit 1 to be a state of logic level 1.例文帳に追加

論理”１“の信号がディレータイムを有して外部端子９１に到達すると、入力バッファ回路２２は入力バッファ回路３よりもしきい値が低く設定されているため先に論理”１“を出力し、出力バッファ回路１を論理”１“の状態に固定する。 - 特許庁

A logic device 100 comprises: a data input 112; a scan test input 114; a clock demultiplexer 108; and a master latch 104.例文帳に追加

論理装置１００はデータ入力１１２、走査試験入力１１４、クロックデマルチプレクサ１０８、およびマスタラッチ１０４を含む。 - 特許庁