「logic input」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

Selector circuits 1 to 3 are provided to the pre-stage of the buffer, and each inverter can select a signal input to the buffer on the basis of selector logic, inverts a data signal, and the pre-emphasis amount and the number of pre-emphasis taps are adjusted by the select signal of the selector logic.例文帳に追加

バッファの前段にセクレタ回路1〜3を有し、インバータは、セレクタ論理によりバッファに入力する信号を選択可能で、データ信号を反転し、セレクタ論理のセレクト信号により、プリエンファシス量とプリエンファシスタップ数を調整する。 - 特許庁

To reduce the load on a CPU when supplying operation data from a memory to a register file implementing input/output to/from arithmetic logic units of the CPU or storing operation results in the arithmetic logic units of the CPU from the register file to the memory.例文帳に追加

ＣＰＵの演算器の入出力であるレジスタファイルへのメモリからの演算データの供給、もしくはＣＰＵの演算器の演算結果をレジスタファイルからのメモリに格納するに際して、ＣＰＵの負荷を軽減すること。 - 特許庁

A first variable logic delay means 14 operates on a stabilized power source, delays the output of the data holding means 13 with a delay time which is variably set, and restores it to the input of the data holding means 13 with its logic inverted.例文帳に追加

第１の可変論理遅延手段１４は、安定化電源で動作し、データ保持手段１３の出力を、可変に設定される遅延時間で遅延し、かつ、論理を反転させて、データ保持手段１３の入力に戻す。 - 特許庁

Or the ON/OFF of the switch may be controlled by a control signal generated on the basis of the logic level of the input signal and the logic level denoting a level of the power supply to which the pull-up/pull-down circuit is electrically connected.例文帳に追加

また入力信号の論理レベルと前記プルアップ／プルダウン回路が電気的に接続されている電源の電位を示す論理レベルに基づき生成した制御信号によって前記スイッチのＯＮ、ＯＦＦを制御してもよい。 - 特許庁

A push-pull section C33a generates an output signal S2 with the same logic as that of a logic signal S1 from an input terminal 35 and an output signal S2' with the inverted logic based on the received voltage for the 'H' level and the 'L' level and outputs the signals from a 1st output terminal 32 and a 2nd output terminal 34.例文帳に追加

プッシュ・プル部Ｃ３３ａでは，供給された”Ｈ”レベル用の電圧及び”Ｌ”レベル用の電圧を基に入力端子３５からの論理信号Ｓ１の同一論理の出力信号Ｓ２と反転論理の出力信号Ｓ２’とを形成して，第１出力端子３３と第２出力端子３４とから出力する。 - 特許庁

The logic comparator where the expected values are consistent with the output data in all the output cycles of test patterns is detected further by a comparison result determination circuit, and the tested semiconductor circuit is a nondefective at the timing of the expected value input into the logic comparator, when the corresponding logic comparator exists.例文帳に追加

さらに比較結果判定回路にて試験パターンの全出力サイクルにおいて出力データと期待値が一致している論理比較器を検出し、該当する論理比較器があればその論理比較器に入力された期待値のタイミングで被試験半導体回路が良品であることを判定する。 - 特許庁

(3) Then a program, an apparatus and a method for supporting creation of a logic structure model support the work of adding the headlines obtained from the input form as actual expressions of the corresponding logic elements of the general logic structure model, thereby reducing the burden on an operator.例文帳に追加

（３）そこで、論理構造モデル作成支援プログラム、論理構造モデル作成支援装置および論理構造モデル作成支援方法は、入力帳票から取得された「見出し」を、「一般論理構造モデル」の対応する論理要素の「実表現」として追加する作業を支援して、作業者の負担軽減を図る。 - 特許庁

The flip-flop circuit is provided with a first latching circuit equipped with first and second logic gates for commonly inputting a clock signal to each of first input terminals and a second latching circuit for latching a signal outputted from the output terminal of the first logic gate and a signal outputted from the output terminal of the second logic gate.例文帳に追加

フリップフロップ回路は、各々の第１入力端にクロック信号が共通して入力される第１及び第２論理ゲートを含む第１ラッチ回路、及び第１論理ゲートの出力端から出力される信号及び第２論理ゲートの出力端から出力される信号をラッチする第２ラッチ回路を備える。 - 特許庁

The process plant includes a process controller connected to a process control input/output device for performing a process control function, and a safety logic solver connected to a safety field device to communicate through a first communication bus, and the safety logic module system includes a computer readable memory storing in the safety logic module.例文帳に追加

プロセスプラントに、プロセス制御機能を実行するプロセス制御入力／出力デバイスと、安全フィールドデバイスに接続されている安全ロジックソルバとに第一の通信バスを介して通信可能に接続されているプロセスコントローラを備え、安全ロジックモジュールシステムは、安全ロジックモジュールが格納されたコンピュータ読み取り可能メモリを備えている。 - 特許庁

To perform image conversion correctly based on extra information even for input image data including any logic operation while raising the processing rate.例文帳に追加

如何なる論理演算を含む入力画像データに対しても、付加情報を基に正しい画像変換が行え、また処理速度を高めることを実現可能にする。 - 特許庁

A signal detection section 1 detects the presence of the input signal Sin and gives a signal S1 as a result of the detection to a logic circuit 5.例文帳に追加

信号検出部１により入力信号Ｓｉｎの有無を検出し、この検出結果としての信号Ｓ１がロジック回路５に供給される。 - 特許庁

A test pattern for failure verification, comprising the input test pattern and the expectation value test pattern, thus generated, is used to verify the logic circuit.例文帳に追加

このようにして生成された入力テストパターンおよび期待値テストパターンからなる故障検証用テストパターンを用いて論理回路の検証を行う。 - 特許庁

The input test pattern is inputted into the logic circuit prior to the replacement of the sequence circuit by the combination circuit, thereby generating an expectation value test pattern (step S3).例文帳に追加

そして、順序回路を組み合わせ回路で置換する前の論理回路に上記入力テストパターンを入力して期待値テストパターンを生成する（ステップＳ３）。 - 特許庁

A connection relationship is determined to electrically connect the one logic circuit 9 and one of the assigned two or more input/output electrodes 11.例文帳に追加

１つの論理回路９と割り当てられた２以上の入出力電極１１の１つとが電気的に接続されるように接続関係が定められている。 - 特許庁

To provide a vehicular control device preventing malfunction of a control part even when a signal input into the control part varies in logic level.例文帳に追加

制御部に入力される信号の論理レベルが変動する場合であっても、制御部の誤作動を防止可能な車両の制御装置を提供する。 - 特許庁

To determine the logic of an output terminal OUT even if first and second input terminals IN1, IN2 become 0V in the case of VDDL=0V.例文帳に追加

ＶＤＤＬ＝０Ｖのときに第１、第２の入力端子ＩＮ１，ＩＮ２が共に０Ｖになっても、出力端子ＯＵＴの論理を確定させる。 - 特許庁

To realize a logic circuit wherein both an input load and an activation yield are reduced, and a high speed operation is realized with low power consumption.例文帳に追加

論理回路について入力負荷および活性化率の双方を低減し、高速かつ低消費電力での動作が可能な論理回路を実現する。 - 特許庁

When all these input signals are turned into Low level, the output of the logic gate 25 is made active and an EPROM mode setting signal is outputted.例文帳に追加

この入力信号のすべてがＬｏｗレベルとなったとき、論理ゲート２５の出力がアクティブとなって、ＥＰＲＯＭモード設定信号が出力される。 - 特許庁

Such a cell block shows the position on a chip die supporting suitable functional ability such as arithmetic, logic function, decoder and input/ output.例文帳に追加

これらのセルブロックは、算術および論理関数、デコータ゛、入力／出力などのような適切な機能性能力をサポートしているチップダイ上の位置である。 - 特許庁

A delay amount measuring circuit 6 measures a delay amount of the input signal 3 due to the logic circuit 4, before operation verification of the D type F/F 10.例文帳に追加

遅延量測定回路６は、論理回路４により生じる入力信号３の遅延量を、Ｄ型Ｆ／Ｆ１０の動作検証前に測定する。 - 特許庁

The device includes a CPU 10, a storage device 11, a graph generator 12, a display 13, an input device 14 and an arithmetic and logic unit(ALU) 15.例文帳に追加

本装置は、中央処理装置（ＣＰＵ）１０、記憶装置１１、グラフ生成装置１２、ディスプレイ１３、入力装置１４、論理演算装置（ＡＬＵ）１５を含む。 - 特許庁

The global decoder 71 comprises a first logic block 96 receiving an address specifying input 101 and outputting a signal for selecting individual column 12C of a memory cell of the SRAM array 99.例文帳に追加

グローバルデコーダ(71)は、アドレス指定入力(101)を受け取り、SRAMアレイ(99)のメモリセルの個々の列(12)を選択するための信号を出力する第1の論理ブロック(96)を含む。 - 特許庁

Further, the tobacco dispenser 10 is provided with an input device, such as a radio frequency identifier (RFID) reader, non-volatile memory, and control logic.例文帳に追加

さらにこのタバコ販売機１０は、高周波識別子（ＲＦＩＤ）読み取り機などの入力装置、不揮発性メモリおよび制御ロジックが設けられている。 - 特許庁

To easily obtain an appropriate number of interfaces for input/output of the test data at low costs when constructing a system for verifying a logic circuit.例文帳に追加

論理回路を検証するシステムを構築するに際し、テスト用データの入出力インタフェース数の適正化を簡易かつ低コストで実現できるようにする。 - 特許庁

A logic circuit 18 outputs "1" to the common input end of gate circuits 17a, 17b, 17c in synchronism with an address signal of the WorkRAM 16.例文帳に追加

論理回路１８はＷｏｒｋＲＡＭ１６のアドレス信号に同期してゲート回路１７ａ、１７ｂ、１７ｃの共通入力端に「１」を出力する。 - 特許庁

The control logic section is coupled to the first display layer, the second display layer, and the input layer and controls their operations, in accordance with the method of the invention.例文帳に追加

制御論理部は第１表示層、第２表示層及び入力層に結合され、本発明方法に従ってそれらの動作を制御する。 - 特許庁

The signal received from an antenna assembly 203 by radio is converted into a digital signal via a radio communication circuit 204, and input into a logic circuit 202.例文帳に追加

無線によりアンテナ装置２０３から受信された信号は、無線通信回路２０４を介してディジタル信号に変換され、論理回路２０２に入力される。 - 特許庁

A mapping/cell making means further maps a selector base circuit obtained by combining the selectors to one kind of selector base cell capable of representing optional 3-input logic.例文帳に追加

更に、マッピング・セル化手段では、セレクタ合成後のセレクタベース回路を任意の３入力論理が表現できる一種類のセレクタベースセルにマッピングする。 - 特許庁

If an input signal of logic 1 is accepted when the count is the second threshold, the control section 11d alters that count to the second set value.例文帳に追加

また、制御部１１ｄは、そのカウンタ値が第二しきい値のときに論理１の入力信号を受け付けるとそのカウンタ値を第二設定値に変更する。 - 特許庁

This device is provided with plural input signal lines, plural switching elements, plural intermediate signal lines, and a logic circuit.例文帳に追加

本発明の一実施例によれば、複数の入力信号線と、複数のスイッチング素子と、複数の中間信号線と、論理回路とを有する装置が提供される。 - 特許庁

A semiconductor device 1000 according to one embodiment of the present invention includes a delta-sigma modulator 101, an input selector switch 11, and a control logic circuit 5.例文帳に追加

本発明の一態様である半導体装置１０００は、デルタシグマ変調器１０１、入力切り換えスイッチ１１及び制御ロジック回路５を有する。 - 特許庁

To reduce a library preparing TAT with an accuracy kept unchanged by deleting input files which do not require logic simulation, to reduce the number of waveforms.例文帳に追加

論理シミュレーション不要な入力ファイルを削除して入力波形数を低減することにより精度を保持したままライブラリ作成ＴＡＴを削減する。 - 特許庁

A circuit data input circuit 1 inputs circuit data (including expected value) of the logic circuit and a fault assuming circuit 2 assumes a fault with the circuit data.例文帳に追加

回路データ入力回路１は論理回路の回路データ（期待値を含む）を入力し、故障仮定回路２は、この回路データから故障を仮定する。 - 特許庁

A delay circuit 6 delays the input signal A by a required time and gives the result to a logic circuit inside the IC via the level hold circuit 7.例文帳に追加

一方、入力信号Ａを遅延回路６で必要な時間遅延させた後、レベル保持回路７を介してＩＣ内部の論理回路へ供給する。 - 特許庁

The strobe source 10 triggers the pattern source so that signals consisting of a series of logic '0' and '1' are output to the input terminal of a device (DUT) 4 to be tested.例文帳に追加

ストローブ源（１０）は、パターン源をトリガして論理「０」および「１」の系列から成る信号を被試験デバイス（ＤＵＴ）（４）の入力端子に出力させる。 - 特許庁

An arithmetic and logic unit(ALU) 970 selectively adds/subtracts the coordinate of a second input vector corresponding to the tested result and calculates the respective coordinates of output vectors.例文帳に追加

算術演算装置９７０は、テスト結果に応じて第２の入力ベクトルの座標を選択的に加減算して出力ベクトルの各座標を計算する。 - 特許庁

Push-pull output logic is used to provide for an efficient supply of power and to eliminate the consumption of power by the terminal device during a signal input.例文帳に追加

プッシュプル出力ロジックを利用して、効率的な電力供給を実現し、かつ、信号入力時における端末装置による電力の消費を無くす。 - 特許庁

When a predetermined operating mode is set, at an input logic channel setting section 104, an audio signal inputted from a cascade input terminal 82a is supplied to an input signal processing section 108 via an input patch section 106, thereby performing mixing processing of the audio signal as an audio signal of a normal input channel.例文帳に追加

所定の動作モードが設定されると、入力論理チャンネル設定部１０４においては、カスケード入力端子８２ａから入力された音声信号を入力パッチ部１０６を介して入力信号処理部１０８に供給することにより、通常の入力チャンネルの音声信号としてミキシング処理できるようにした。 - 特許庁

Further, it has an extension address input pin to input the extension address to allow the operation of the semiconductor memory, a logic circuit to enable/disable reading/writing in the inner memory circuit depending on the pattern of the inputted extension address, and a set-up circuit to set up the logical contents in the logic circuit.例文帳に追加

また、半導体メモリに動作許可を与えるための拡張アドレスを入力する拡張アドレス入力ピンと、入力された拡張アドレスのパターンに応じて内部の記憶回路へのリード・ライトを許可・非許可に制御する論理回路と、この論理回路の論理の内容を設定する設定回路とを備えている。 - 特許庁

The optical logic circuit is characterized in that its logic circuit is constructed by connecting at least two or more light-controlled optical switches of a mode to input signal light and control light with a wavelength different from that of the signal light and to control on/off of an output of the signal light with on/off of an input of the control light.例文帳に追加

信号光とこれとは異なる波長の制御光を入力し、該制御光の入力のオン／オフにより該信号光の出力のオン／オフを制御する方式の光制御型光スイッチを少なくとも２以上接続して論理回路を構成したことを特徴とする光論理回路。 - 特許庁

An inspection circuit for inspecting an open terminal in a semiconductor circuit 10 includes a logic circuit 100 for receiving an output from an input circuit 30 at an input, performing a predetermined logical operation on a plurality of input signals to output a logical operation result.例文帳に追加

半導体回路１０の端子オープンを検査する検査回路は、入力回路部３０の出力をその入力に受けて、複数の入力信号に対して所定の論理演算を施し、論理演算結果を出力する論理回路１００を備える。 - 特許庁

This circuit is added with an exclusive OR circuit EXOR1 input with an output data (observation point A) of a combination logic circuit LGB1, and an output data (observation point B) of a combination logic circuit LGB2, and a scan flip-flop circuit SFF4 input with an output data from the exclusive OR circuit EXOR1 in a data input terminal DIN, in addition to a conventional circuit.例文帳に追加

組み合わせ論理回路ＬＧＢ１の出力データ（観測ポイントＡ）及び組み合わせ論理回路ＬＧＢ２の出力データ（観測ポイントＢ）が入力された排他的論理和回路ＥＸＯＲ１と、その排他的論理和回路ＥＸＯＲ１の出力データがデータ入力端子ＤＩＮに入力されたスキャンフリップフロップ回路ＳＦＦ４を従来の回路に追加した。 - 特許庁

The first selection means E1 inputs a selection signal S3 from a selection signal input terminal Is, the signal S1 and the signal S2 and then selects any one of the input signals S2 and S1 depending on a logic of any one of the input signals S1, S2 and a logic of the selection signal S3 to output the signal selected.例文帳に追加

第１の選択手段Ｅ１は、選択信号入力端子Ｉｓからの選択信号Ｓ３と入力信号Ｓ１および入力信号Ｓ２を入力し、入力信号Ｓ１と入力信号Ｓ２のいずれか一方の論理と選択信号Ｓ３の論理とに応じて入力信号Ｓ２と入力信号Ｓ１とのいずれか一方を選択して出力する。 - 特許庁

When an input signal IN is transferred from an Hi level to an Lo level, a transistor MP3 is turned OFF until the input signal IN reaches a logic threshold value or less, and a Low-level input voltage ViL reaches a reference voltage VREF level by comparing a reference voltage VREF and the input signal IN.例文帳に追加

入力信号ＩＮがＨｉレベルからＬｏレベルに遷移した際、トランジスタＭＰ３は入力信号ＩＮが論理しきい値以下になるまではＯＦＦしており、基準電圧ＶＲＥＦと入力信号ＩＮとを比較することによって、Ｌｏｗレベル入力電圧ＶｉＬは基準電圧ＶＲＥＦレベルとなる。 - 特許庁

When the input signal IN is transferred from the Lo level to the Hi level, the transistor MP3 is turned ON until the input signal IN exceeds the logic threshold value, and a High-level input voltage ViH is increased by the current section of the transistor MP4 in the High-level input voltage ViH.例文帳に追加

入力信号ＩＮがＬｏレベルからＨｉレベルに遷移した際には、トランジスタＭＰ３は入力信号ＩＮが論理しきい値をこえるまではＯＮとなり、Ｈｉｇｈレベル入力電圧ＶｉＨは、トランジスタＭＰ４の電流分だけＨｉｇｈレベル入力電圧ＶｉＨが上がることになる。 - 特許庁