「mP2」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The clamping circuit 2 is provided with an Nch MOS transistor MP3, an Nch MOS transistor MP4, a Pch MOS transistor MP1 and a Pch MOS transistor MP2.例文帳に追加

クランプ回路２には、Ｎｃｈ ＭＯＳトランジスタＭＰ３、Ｎｃｈ ＭＯＳトランジスタＭＰ４、Ｐｃｈ ＭＯＳトランジスタＭＰ１、及びＰｃｈ ＭＯＳトランジスタＭＰ２が設けられる。 - 特許庁

By this method, a filter circuit of parallel resonance is formed by an inductor L2 and parasitic capacity which exists between opposite earths of the transistor MP1 and the transistor MP2.例文帳に追加

これにより、インダクタＬ２とトランジスタＭＰ１及びトランジスタＭＰ２の対接地間に存在する寄生容量とによって並列共振のフィルタ回路が形成される。 - 特許庁

The operation terminal comprises a mobile phone MP1 having an application means 33 integral with the mobile phone MP1 for performing the remote controls to the mobile phone MP2.例文帳に追加

携帯電話ＭＰ１は、携帯電話ＭＰ２への遠隔操作を行なうアプリケーション手段33を一体的に備えており、これにより前記操作端末を構成している。 - 特許庁

The apparatus performs remote controls to a mobile phone MP2 which is the camera device placed remotely via a communication line 1 by control signals output from an operation terminal on a control side.例文帳に追加

制御側の操作端末から送り出される制御信号により、通信回線１を通じて遠隔地にあるカメラ装置である携帯電話ＭＰ２を遠隔操作する。 - 特許庁

The first and second nozzle groups NS1 and NS2 form an image by thinned patterns MP1 and MP2 constructed by a predetermined ratio and a thinning method.例文帳に追加

各第１および第２のノズル群ＮＳ１，ＮＳ２群は、所定の割合および間引き方によって構成した間引きパターンＭＰ１，ＭＰ２によって画像を完成させる。 - 特許庁

Only n-channel transistors NM2, NM3 are of a high withstanding voltage type to which an input voltage In and a reference voltage Ref are applied, and other transistors MP1, MP2 are of a low withstanding voltage type.例文帳に追加

入力電圧Ｉｎおよびリファレンス電圧Ｒｅｆが印加されるＮチャネルトランジスタＮＭ２，ＮＭ３のみを高耐圧型とし、他のトランジスタＭＰ１，ＭＰ２を低耐圧型とする。 - 特許庁

This device has pre-charge control circuits 47, MT30, MN22 which vary the pre-charge current of pre-charge circuits MP1, MP2, MP3, MN1, MN21 according to the potential of a bit line or the output potential of a sense amplifier.例文帳に追加

ビット線の電位またはセンスアンプの出力電位に応じてプリチャージ回路（ＭＰ１，ＭＰ２，ＭＰ３，ＭＮ１，ＭＮ２１）のプリチャージ電流を可変するプリチャージ制御回路（４７，ＭＴ３０，ＭＮ２２）を有する。 - 特許庁

Output electrodes of the elements Mp1 and Mp2 are connected to one end and the other end of the on-chip capacitance C1, and the DC control amplifier 512 is directly responsive to a voltage across the capacitance C1.例文帳に追加

オンチップ容量Ｃ１の一端と他端に素子Ｍp1、Ｍp2の出力電極とが接続され、直流制御増幅器５１２は容量Ｃ１の両端の電圧に直流的に応答する。 - 特許庁

Additionally, a second power supply system is divided by resistors R2 and R3, and a signal level appearing at a connection node N4 is determined according to whether the gate threshold voltage of a PMOS transistor MP2 is exceeded or not.例文帳に追加

また、第２の電源系を抵抗Ｒ２，Ｒ３で分圧し、ＰＭＯＳトランジスタＭＰ２のゲート閾値電圧を超えるか否かに応じて、接続ノードＮ４に現れる信号レベルを定める。 - 特許庁

A steering characteristic is regulated based on a first operation characteristic MP1 during the first steering, and the steering characteristic is regulated based on the second operation characteristic MP2 during the second steering.例文帳に追加

第１操舵中は第１演算特性ＭＰ１に基づいてステア特性が調整され、第２操舵中は第２演算特性ＭＰ２に基づいてステア特性が調整される。 - 特許庁

The gain constants of the TRs MP1 and MP2 are then equalized to each other so that a reference voltage output will be the sum of the threshold voltages of the TRs MP1 and MN2.例文帳に追加

このとき２つのトランジスタＭＰ１，ＭＮ２の利得定数が等しくなるようにしてリファレンス電圧出力をトランジスタＭＰ１とＭＮ２のしきい値電圧の和となるようする。 - 特許庁

The thinned patterns MP1 and MP2 are constructed so that blank dots are compensated mutually and dot formation density is periodically varied in the main scanning direction and the sub scanning direction.例文帳に追加

間引きパターンＭＰ１，ＭＰ２は、互いに空きドットを補完し合うとともに、ドットの形成密度が主走査方向および副走査方向に周期的に変化するように構成されている。 - 特許庁

The oscillation circuit operation state detecting circuit turns on the transistors MN1 and MN2 and turns off the transistors MP2 and MN1 when an oscillation clock signal of an oscillation circuit is at a first logic level, and vice versa at a second logic level.例文帳に追加

発振回路の発振クロック信号が第１の論理のとき、トランジスタＭＰ１，ＭＮ２をＯＮさせると共にトランジスタＭＰ２，ＭＮ１をＯＦＦさせ、第２の論理のとき逆にする。 - 特許庁

The CMOS constant current circuit is comprised of a constant current circuit comprised of MOS transistors MP1, MP2, MN1, MN2 and a resistor R2 and a constant current output part comprised of a MOS transistor MP3 and a startup part comprised of S1.例文帳に追加

ＭＯＳトランジスタＭＰ１，ＭＰ２，ＭＮ１，ＭＮ２と抵抗Ｒ２からなる定電流回路と、ＭＯＳトランジスタＭＰ３からなる定電流出力部と、Ｓ１からなるスタート・アップ部とからなる。 - 特許庁

The first and second reinforcing metal plates MP1 and MP2 are pressed to cause the second sealing resin to flow around the chip CP, and the resin is cured to form a sealing resin part SP.例文帳に追加

次に第１及び第２補強用金属板ＭＰ１，ＭＰ２を加圧し、第２封止用樹脂をチップＣＰの周面に流れ込ませた後、硬化させ、封止用樹脂部ＳＰを形成する。 - 特許庁

After completion of precharge, a constant current is supplied from a second power source through a differential transistor couple (MP1, MP2) to the capacitors while being distributed in accordance with an input signal (VIP, VIN).例文帳に追加

このプリチャージ完了後、第２の電源から、差動トランジスタ対（ＭＰ１，ＭＰ２）を介して定電流を入力信号（ＶＩＰ，ＶＩＮ）に応じて振り分けて容量素子に供給する。 - 特許庁

After completion of this precharge, a constant current is partitioned out from the first power supply in response to input signals (VIP, VIN) through a pair of differential transistors (MP1, MP2) and supplied to the capacitive elements.例文帳に追加

このプリチャージ完了後、第１の電源から差動トランジスタ対（ＭＰ１，ＭＰ２）を介して定電流を入力信号（ＶＩＰ，ＶＩＮ）に応じて振り分けて容量素子に供給する。 - 特許庁

In detecting whether there is a disconnection from A[k] to signal input terminals Vint[k], firstly Ain is pre-charged to VCCA via MPu, and MN2, MP2 are turned on and MN1, MP1, MPc, MNc are turned off.例文帳に追加

Ａ［ｋ］から信号入力端子Ｖｉｎｔ［ｋ］までの断線有無を検出する際に、まず、ＭＰｕを介してＡｉｎをＶＣＣＡにプリチャージすると共に、ＭＮ２，ＭＰ２をオンに、ＭＮ１，ＭＰ１，ＭＰｃ，ＭＮｃをオフに駆動する。 - 特許庁

In this case, since detectable signal voltage is generated in the two bit lines BL1, BL2 by a sense amplifier SA, the signal voltage is amplified by making the P type MOSMP1, MP2 conduct.例文帳に追加

この場合、２本のビット線ＢＬ１，ＢＬ２にはセンスアンプＳＡによって検出可能な信号電圧が発生するので、Ｐ型ＭＯＳＭＰ１，ＭＰ２を導通させることで信号電圧が増幅される。 - 特許庁

Input amplitude to a base or a gate is controlled so that ratio of currents flowing in a pair of transistors MP1 and MP2 of the differential output circuit does not exceed a fixed value smaller than 10:1.例文帳に追加

そして、差動出力回路の対をなすトランジスタＭＰ１、ＭＰ２を流れる電流の比が１０：１より小さい一定値を超えないようにベースもしくはゲートへの入力振幅が制御されている。 - 特許庁

After the light emitting layer 24 composed of a compound semiconductor is epitaxially grown on the main surface MP2 of the substrate 7 for growing a light emitting layer, the substrate 7 is peeled off from the section 24.例文帳に追加

発光層成長用基板７の主表面ＭＰ２に、化合物半導体よりなる発光層部２４をエピタキシャル成長し、次いで発光層部２４から発光層成長用基板７を剥離する。 - 特許庁

After a prescribed time has elapsed, the transistors MN1, MN2, MP1, and MP2 are all turned off under the control of the reset circuit 14, and a bias voltage is applied to the N well 11 and the P well 12 corresponding to their polarity.例文帳に追加

所定期間経過後は、リセット回路１４の制御によって、上記全てのトランジスタがオフし、Ｎウエル１１及びＰウエル１２に、それぞれの極性に応じたバイアス電圧が供給される。 - 特許庁

An MOSFET (MP4) is provided as a breaking means which cuts off the current path from an MOSFET (MP2) to a memory cell (MC1) according to the output signal of an output inverter (INV3).例文帳に追加

出力インバータ（ＩＮＶ３）の出力信号に基づいて、ＭＯＳＦＥＴ（ＭＰ２）からメモリセル（ＭＣ１）への電流パスを遮断するための遮断手段であるＭＯＳＦＥＴ（ＭＰ４）を設けた。 - 特許庁

Thus, it is possible to suppress the increase of the currents of the MP3 of a PMOS current source due to the increase of the external power supply voltage Vdd_ext even when the pair property of PMOS differential MP1 and MP2 deviates.例文帳に追加

ＰＭＯＳ差動のＭＰ１、ＭＰ２のペア性のずれがあっても、外部電源電圧Ｖｄｄ＿ｅｘｔの増大によるＰＭＯＳ電流源のＭＰ３の電流の増大は抑制される。 - 特許庁

An N channel charge transfer transistor MN2 and a P channel charge transfer transistor MP2 are connected in series, and their gates are connected with the other terminals of the first flying capacitor C1.例文帳に追加

また、Ｎチャネル型の電荷転送トランジスタＭＮ２とＰチャネル型の電荷転送トランジスタＭＰ２が直列に接続され、それらのゲートには第１のフライングコンデンサＣ１の他方の端子が接続されている。 - 特許庁

In addition, a control circuit is provided which complementarily operates the pairs of main transistors (MP1 and MP2) and (MDP1 and MDP2) and the pairs of dummy transistors (MN1 and MN2) and (MDN1 and MDN2) in accordance with a common mode input voltage VCM.例文帳に追加

更に、これらのメイントランジスタ・ペア（ＭＰ１，ＭＰ２）、（ＭＤＰ１，ＭＤＰ２）とダミートランジスタ・ペア（ＭＮ１，ＭＮ２）、（ＭＤＮ１，ＭＤＮ２）とをコモンモード入力電圧ＶCMに応じて、相補的に動作させる制御回路を設けた。 - 特許庁

The circuit 51 has an on-chip low-pass filter 511 and a DC control amplifier 512, and the filter 511 comprises: a first constant current source CS1; a differential pair of first and second transistor elements Mp1 and Mp2; and an on-chip capacitance C1.例文帳に追加

回路５１はオンチップローパスフィルタ５１と直流制御増幅器５１２を有し、フィルタ５１１は第１定電流源ＣＳ１、差動対の第１と第２のトランジスタ素子Ｍp1、Ｍp2、オンチップ容量Ｃ１を含む。 - 特許庁

On the other hand, the transistor MP1 and the transistor MP2, a transistor MN1 and a transistor MN2 which are carried out cross coupling, create an oscillating signal of frequency ω0 by parallel resonance pf an inductor L1 and a capacitor C1.例文帳に追加

一方、クロスカップリングされたトランジスタＭＰ１及びトランジスタＭＰ２とトランジスタＭＮ１及びトランジスタＭＮ２が、インダクタＬ１とキャパシタＣ１の並列共振によって周波数ω０の発振信号を生成する。 - 特許庁

To enhance power generation efficiency by increasing displacements per rotation of variable displacement type first and second main pumps MP1, MP2 in a state of discharging standby flow rate even when the rotation speed of an engine E is low.例文帳に追加

スタンバイ流量を吐出している状態で、エンジンＥの回転数が低いときでも、可変容量型の第１，２メインポンプＭＰ１，ＭＰ２の１回転当たりの押し除け量を多くして、発電効率を上げるようにする。 - 特許庁

A driver 4a of a differential driver 4 provided to a USB transceiver is provided respectively with transistors MP1, MN1 being components of a pre-driver and transistors MP2, MN2 in diode-connection between transistors MP5, MN5.例文帳に追加

ＵＳＢトランシーバに設けられた差動ドライバ４のドライバ４ａには、プリドライバを構成するトランジスタＭＰ１，ＭＮ１、およびトランジスタＭＰ５，ＭＮ５の間にダイオード接続されたトランジスタＭＰ２，ＭＮ２がそれぞれ設けられている。 - 特許庁

In this method, a test current ICnorm is measured by using a normal PMOS gate potential Gp1 as a PMOS gate potential Gp which performs on/off control on PMOS transistors MP1 and MP2 in a prescribed period in a first step S1.例文帳に追加

ステップＳ１で、ＰＭＯＳトランジスタＭＰ１及びＭＰ２を所定周期でオン／オフ制御するＰＭＯＳゲート電位ＧｐとしてノーマルＰＭＯＳゲート電位Ｇｐ１を用いて、テスト電流ＩＣｎｏｒｍを測定する。 - 特許庁

Control data MP1, MP2 and so on selected by an expansion encoder are always monitored in a step 1, and data of an expansion channel having a change in control data are always preferentially outputted, and thus, a response can be improved.例文帳に追加

拡張エンコーダによって選択される制御データＭＰ１、ＭＰ２、・・・は、ステップ１で常に監視され、制御データの変化のあった拡張チャンネルのデータが常に優先的に出力され、応答性を改善できる。 - 特許庁

Thorough the use of the application means 33 integrated with the mobile phone MP1, the mobile phone MP2 placed remotely with a camera function can be controlled remotely without taking the trouble to use an additional control terminal such as a personal computer.例文帳に追加

携帯電話ＭＰ１と一体的に設けられたアプリケーション手段33を利用すれば、わざわざ別のパソコン制御端末などを用いなくても、遠隔地にあるカメラ機能付きの携帯電話ＭＰ２を遠隔操作できる。 - 特許庁

P-channel type MOS transistors MP1, MP2 and N-channel type MOS transistors MN1, MN2 constituting a current mirror generate first and second currents I1, I2 on an equal basis or in predetermined mutually proportional relationship.例文帳に追加

カレントミラーを構成するＰチャネル型のＭＯＳトランジスタＭＰ１，ＭＰ２、およびＮチャネル型のＭＯＳトランジスタＭＮ１，ＭＮ２は、第１，第２の電流Ｉ１，Ｉ２を等しく、あるいは互いに所定の比例関係となるように生成する。 - 特許庁

To enhance power generation efficiency by increasing displacements per rotation of variable displacement type first and second main pumps MP1, MP2 in a state of discharging a standby flow rate even when the rotation speed of an engine E is low.例文帳に追加

スタンバイ流量を吐出している状態で、エンジンＥの回転数が低いときでも、可変容量型の第１，２メインポンプＭＰ１，ＭＰ２の１回転当たりの押し除け容積を多くして、発電効率を上げるようにする。 - 特許庁

The controller C has a function of detecting the output of the main pumps MP1, MP2 and a function of controlling the output of the electric motor MG based on a table previously stored according to the output of the main pump.例文帳に追加

そして、上記コントローラＣは、上記メインポンプＭＰ１，ＭＰ２の出力を検出する機能と、このメインポンプの出力に応じてあらかじめ記憶されたテーブルに基づいて電動モータＭＧの出力を制御する機能とを備えている。 - 特許庁

The reference output common voltage Voutcm_ideal of the replica circuit 4 is set in such a way that a potential difference between the power supply voltage Vdd and an output common voltage Voutcm becomes a value lower than a threshold voltage Vth of the diode-connected PMOS transistors MP1 and MP2.例文帳に追加

電源電圧Ｖddと出力コモン電圧Ｖoutcmとの電位差がダイオード接続されたＰＭＯＳトランジスタＭＰ１及びＭＰ２の閾値電圧Ｖthよりも低い値となるように、レプリカ回路４の基準出力コモン電圧Ｖoutcm_idealを設定する。 - 特許庁

Between a power supply terminal of VDD and a power supply terminal of VSS, transistors MP1 and MN1 having a node N1 as a common connection point are connected in series and transistors MP2 and MN2 having a node N2 as a common connection point are connected in series.例文帳に追加

ＶＤＤの電源端子とＶＳＳの電源端子の間にノードＮ１を共通接続点とするトランジスタＭＰ１，ＭＮ１を直列接続し、ノードＮ２を共通接続点とするトランジスタＭＰ２，ＭＮ２を直列接続する。 - 特許庁

An input signal Vin-P whose amplitude is VDD (power supply voltage)-VBp is given to the operating TR MP1 and an input signal Vin-N whose amplitude is VBb-GND (ground level) in the same as above is given to the operating TR MP2.例文帳に追加

動作トランジスタＭＰ１にはＶＤＤ（電源電圧）−ＶＢｐを振幅とする入力信号Ｖｉｎ＿Ｐを入力し、ＭＮ２にはこれと同位相のＶＢｎ−ＧＮＤ（接地電位）を振幅とする信号Ｖｉｎ＿Ｎを入力する。 - 特許庁

This level conversion circuit has an amplifier circuit 5 consisting of a 1st load TR MP1 and a 2nd load TR MP2 conducting a current mirror operation and of a couple of 1st and 2nd input TRs MN1, MN2 that are in a differential operation.例文帳に追加

カレントミラー動作を行う第１負荷トランジスタＭＰ１及び第２負荷トランジスタＭＰ２と、差動的に動作する一対の第１入力トランジスタＭＮ１及び第２入力トランジスタＭＮ２とから構成される増幅回路５を有する。 - 特許庁

When the input signal (i) varies from the high level to the low level, the 2nd N channel MOS transistor MN2 turns off (Fig. 2 (m)) and the 2nd P channel MOS transistor MP2 remains off (Fig. 2 (l)).例文帳に追加

一方、入力信号ｉがハイレベルからローレベルに変化する場合には、第２のＮチャネルＭＯＳトランジスタＭＮ２がオン状態からオフ状態に変化し（図２（ｍ））、第２のＰチャネルＭＯＳトランジスタＭＰ２は、オフ状態を維持する（図２（ｌ））。 - 特許庁

To enhance power generation efficiency by increasing displacements per rotation of variable displacement type first and second main pumps MP1, MP2 in a state of discharging a standby flow rates even when the rotation speed of an engine E is low.例文帳に追加

スタンバイ流量を吐出している状態で、エンジンＥの回転数が低いときでも、可変容量型の第１，２メインポンプＭＰ１，ＭＰ２の１回転当たりの押し除け容積を多くして、発電効率を上げるようにする。 - 特許庁

Precharged electric charges of the capacitor C1 while IN is high level, accelerates the elevation of a node N2 while IN changes into low level, and a slew rate is controlled depending on a current Ip of the MP2 and gate MOS capacitance C2 of the MN3.例文帳に追加

ＩＮがハイレベルの期間の容量Ｃ１のプリチャージ電荷がＩＮのローレベル変化時のノードＮ２の上昇を高速化して、ＭＰ２の電流ＩｐとＭＮ３のゲートＭＯＳ容量Ｃ２とによりスリューレートが制御される。 - 特許庁

(5) On the application of the holder of the protected international trade mark (Singapore) on Form MP 2, the Registrar shall note in the register that the international registration replaces the registered trade mark as regards the goods or services in respect of which the registered trade mark was registered.例文帳に追加

(5)保護国際商標(シンガポール)の名義人が様式MP2により申請した場合は，登録官は，登録商標が登録された商品又はサービスに関して国際登録が登録商標に変更された旨を登録簿に注記する。 - 特許庁

In a semiconductor integrated circuit device, a transistor MP1 that becomes a noise source is connected between a +bus BUS A and a power supply node N1 while a transistor MP2 constituting a current mirror circuit M2 is connected and interposed between the transistor MP1 and the +bus BUS A.例文帳に追加

ノイズ源となるトランジスタＭＰ１が＋バスＢＵＳＡと電源ノードＮ１との間に接続されているものの、当該トランジスタＭＰ１と＋バスＢＵＳＡとの間に介在してカレントミラー回路Ｍ２を構成するトランジスタＭＰ２が接続されている。 - 特許庁