「memory blocks」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, blocks A-D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロックＡ〜Ｄに分割されている。 - 特許庁

This semiconductor memory is provided with plural array blocks.例文帳に追加

本発明による半導体記憶装置は、複数のアレイブロックを備える。 - 特許庁

Blocks blk0-blk23 have memory elements.例文帳に追加

複数のブロックｂｌｋ０〜ｂｌｋ２３は、複数の記憶素子を有している。 - 特許庁

Respective memory blocks 320, 321, 322 are arranged correspondingly to sub-fields.例文帳に追加

各メモリブロック３２０，３２１，３２２をサブフィールドに対応付けて設けた。 - 特許庁

To achieve high-speed operation in a semiconductor device including memory blocks.例文帳に追加

メモリブロックを含んだ半導体装置において、高速化を実現する。 - 特許庁

A memory I/F part 1 grasps the address areas of an external memory 8 accessed by inner blocks 51 to 5n and these inner blocks 51 to 5n.例文帳に追加

メモリＩ／Ｆ部１は、内部ブロック５１，５２，５３…５ｎがアクセスしている外部メモリ８のアドレス領域と、内部ブロックを把握している。 - 特許庁

The memory cell array comprises a plurality of memory blocks 100-2, 101-2, 102-3, 103-2.例文帳に追加

上記メモリセルアレイは、複数のメモリブロック（１００−２，１０１−２，１０２−３，１０３−２）を含む。 - 特許庁

A main memory block 5f of the nonvolatile memory 5e is partitioned to a plurality of sub-memory blocks 5m, and a buffer memory 4d provided in a RAM has a 1:1 address correspondence with the sub-memory blocks 5m.例文帳に追加

不揮発性メモリ５eの主メモリブロック５ｆを複数のサブメモリブロック５ｍに区画するとともに、ＲＡＭに設けるバッファメモリ４ｄを、該サブメモリブロック５ｍと一対一のアドレス対応関係を有するものとしておく。 - 特許庁

Therefore, the redundant memory circuit can be shared by all memory blocks, the number of redundant memory circuits can be decreased.例文帳に追加

したがって、冗長記憶回路を全てのメモリブロックで共有でき、冗長記憶回路の数を減らすことができる。 - 特許庁

This semiconductor device 10 is equipped with a flash memory 11 including memory blocks 0, 1, and a memory controller 12.例文帳に追加

本発明による半導体装置１０は、メモリブロック０、１を備えたフラッシュメモリ１１とメモリコントローラ１２とを備えている。 - 特許庁

The flash ROM comprises a plurality of memory blocks, and is a well-known memory capable of performing data deletion by a memory block unit.例文帳に追加

フラッシュＲＯＭは、複数の記憶ブロックを備え、記憶ブロック単位でのデータ消去が可能な周知のメモリである。 - 特許庁

The boot locations of each software image are the memory locations having the memory addresses equal to the image addresses of boot blocks of the software image, and the boot blocks include the memory blocks required to boot the data processing entity up to load an access function adapted to access the memory blocks of the software image.例文帳に追加

各ソフトウェア・イメージのブート位置は、ソフトウェア・イメージのブート・ブロックのイメージ・アドレスに等しいメモリ・アドレスを有するメモリ位置であり、ブート・ブロックは、ソフトウェア・イメージのメモリ・ブロックにアクセスするようになっているアクセス機能をロードするようデータ処理エンティティをブートするために必要なメモリ・ブロックを含む。 - 特許庁

The semiconductor memory device is equipped with: multiple memory blocks B provided in matrix configuration; and multiple main bit lines GL provided in association with the memory blocks B.例文帳に追加

半導体記憶装置は、行列状に設けられた複数のメモリブロックＢと、複数のメモリブロックＢに対応して設けられた複数の主ビット線ＧＬとを具備する。 - 特許庁

A memory management part 110 divides the memory area of the storage part 140 into a plurality of blocks and allocates the memory area for application programs in divided blocks as units.例文帳に追加

メモリ管理部１１０は、記憶部１４０の有するメモリ領域を複数のブロックに分割し、分割したブロックを単位としてアプリケーションプログラムにメモリ領域を割り当てる。 - 特許庁

The update of data of the nonvolatile memory and the reusing of the nonvolatile memory are made possible by dividing the nonvolatile memory into a plurality of blocks to form the blocks to be disposable.例文帳に追加

不揮発性メモリを複数のブロックに分割して、ブロックを使い捨てにする形で、不揮発性メモリのデータの更新、不揮発性メモリの再利用を可能にしたものである。 - 特許庁

A memory cell is refreshed successively for each of a plurality of memory cell blocks 2071-2074, and a refresh defect memory cell is also refreshed when the memory cell of the other memory cell blocks with the same row address as the refresh defect memory cell is to be refreshed when the refresh defect memory cell exists.例文帳に追加

複数のメモリセルブロック２０７_1〜２０７_4毎にメモリセルを順次リフレッシュし、リフレッシュ欠陥メモリセルが存在する場合には、リフレッシュ欠陥メモリセルと同一のローアドレスを有する他のメモリセルブロックのメモリセルをリフレッシュする時にリフレッシュ欠陥メモリセルも共にリフレッシュする。 - 特許庁

Since images can be managed in the unit of blocks, only required blocks can be stored in a main memory, and the main memory is efficiently used.例文帳に追加

また、ブロック単位で画像を管理できるため、必要なブロックだけを主メモリに格納することができ、主メモリを効率的に利用できる。 - 特許庁

A first parity block is set corresponding to memory blocks for regular data.例文帳に追加

第１パリティブロックは、レギュラーデータ用のメモリブロックに対応して設けられる。 - 特許庁

A memory array is divided into blocks performing parallel write-in of data.例文帳に追加

メモリアレイを並列なデータ書込を実行するブロック毎に分割する。 - 特許庁

This image processor is provided with a DRAM 5 having a plurality of memory blocks 1, 2, 3 and 4, and the backup of those respective memory blocks is carried out by using a power source for backup.例文帳に追加

複数のメモリブロック１，２，３，４を有するＤＲＡＭ５を備え、個々のメモリブロックに対してバックアップ用電源を用いてバックアップを行う。 - 特許庁

Plural sets of free blocks of a memory are held by a method to manage a computer memory and the free blocks are added to the sets based on their size.例文帳に追加

コンピュータ・メモリを管理する方法が、メモリのフリー・ブロックの複数のセットを保持し、フリー・ブロックがそのサイズにもとづき、セットに追加される。 - 特許庁

This semiconductor memory is provided with first and second memory cell blocks in which memory cells are arranged in a matrix state and a common pre-amplifier/write-driver shared by the first and the second memory cell blocks.例文帳に追加

発明の半導体メモリ装置は、メモリセルがマトリクス状に配列された第１と第２のメモリセルブロックと、前記第１と第２のメモリセルブロックで共用される共通プリアンプ／ライトドライバと、を備える。 - 特許庁

The memory controller 22 manages the different kinds of data stored in the memory 21 so as to store the same kind of data as before even after each of the memory blocks and the free blocks in the memory 21 is rewritten.例文帳に追加

メモリコントローラ２２は、メモリ部２１の各メモリブロック及びフリーブロックを、書き換え後も書き換え前と同一の種類のデータを記憶するようにメモリ部２１に記憶するデータの種類を管理する。 - 特許庁

The semiconductor memory device includes: memory blocks MB1 and MB2; a redundancy determining circuit 100 for entering in a parallel test mode in which both the memory blocks MB1 and MB2 are simultaneously accessed; and a verifying circuit 22 for verifying data read from the memory blocks MB1 and MB2.例文帳に追加

メモリブロックＭＢ１，ＭＢ２と、メモリブロックＭＢ１，ＭＢ２の両方に同時にアクセスするパラレルテストモードにエントリ可能な冗長判定回路１００と、メモリブロックＭＢ１，ＭＢ２から読み出されたデータを検証する検証回路２２とを備える。 - 特許庁

The marked data blocks are retransmitted before transmitting data blocks stored in the first memory (815B) location.例文帳に追加

標識付きのデータブロックは、第１のメモリ（８１５Ｂ）位置に格納されたデータブロックを送信する前に再送される。 - 特許庁

Prior to a spare replacement discrimination, the selection gate control circuit 100 connects the sense amplifier blocks corresponding to normal blocks included in the selected memory blocks and the sense amplifier blocks corresponding to spare blocks simultaneously a coupling state.例文帳に追加

選択ゲート制御回路１００は、スペア置換判定に先立って、選択されたメモリブロックに含まれるノーマルブロックと対応するセンスアンプブロックと、およびスペアブロックと対応するセンスアンプブロックとを同時に結合状態にする。 - 特許庁

In a deinterleaver 4, a memory 6 having memory capacity of one superframe is constituted by using six memory blocks MB1 to MB6.例文帳に追加

デインターリーバ４において、６つのメモリブロックＭＢ１〜ＭＢ６で１スーパーフレーム分のメモリ容量を有するメモリ６を構成する。 - 特許庁

A tag memory control section 210 reads data stored in memory blocks MB1-MB4 and cache memory blocks CMB1-CMB4 or writes data to the memory block and the cache memory block by responding to a write address or a read address.例文帳に追加

タグメモリ制御部２１０は書き込みアドレスまたは読み取りアドレスに応答してメモリブロックＭＢ１〜ＭＢ４及びキャッシュメモリブロックＣＭＢ１〜ＣＭＢ４に格納されたデータを読み取るか、メモリブロック及びキャッシュメモリブロックにデータを書き込む。 - 特許庁

To minimize the quantity of memory increase of a FAX memory loaded machine by simultaneously managing chain memories (memory blocks, memories for FAX) and heap memories (general memory pools).例文帳に追加

チェーンメモリ管理（メモリブロック、ＦＡＸ用）と、ヒープメモリ（一般的なメモリプール）を同時管理し、ＦＡＸメモリ搭載機のメモリ増加量を最小限に抑える。 - 特許庁

A flash memory device is provided with a plurality of memory cell blocks, an X decoder, and a plurality of block selecting part.例文帳に追加

フラッシュメモリ装置は、複数のメモリセルブロック、Ｘデコーダ及び複数のブロック選択部を備えてなる。 - 特許庁

To provide a cache memory system and an operation method which control the number of blocks stored in a cache memory.例文帳に追加

キャッシュメモリに保存されるブロック数を制御できるキャッシュメモリシステム及び動作方法を提供する。 - 特許庁

This device has a plurality of memory blocks constituted of a plurality of memory regions being the minimum erasure unit.例文帳に追加

最小の消去単位である複数のメモリ領域で構成された複数のメモリブロックを有している。 - 特許庁

To provide a method for managing data stored in a non-volatile memory having a plurality of memory blocks.例文帳に追加

複数のメモリブロックを有する不揮発性メモリに貯蔵されたデータを管理する方法を提供する。 - 特許庁

A defective address discriminating section 4 stores the addresses of defective memory cells included in a plurality of memory macro-blocks.例文帳に追加

不良アドレス判定部４は複数のメモリマクロブロック１，２に含まれた不良メモリセルのアドレスを記憶する。 - 特許庁

The semiconductor memory includes a block array having plural memory blocks, a page selection circuit and a page buffer.例文帳に追加

半導体記憶装置は、複数のメモリブロックを有するブロックアレイと、ページ選択回路と、ページバッファと、を備える。 - 特許庁

An expanded memory manager provides a 64K "window" or page frame into which are swapped 64K blocks of extended memory 例文帳に追加

EMS マネージャーが 64K の「窓」すなわちページフレームを設け, そこに 64K のブロック単位で拡張メモリーが割り当てられる - 研究社 英和コンピューター用語辞典

External fragmentation is the inability to use memory because free memory is divided into many small blocks. 例文帳に追加

自由メモリが多数の小さなブロックに分割されてしまうので、外部断片化はメモリ利用を不能にする。 - コンピューター用語辞典

To provide a cache system and a caching method for storing a file data by dividing a cache memory into memory blocks.例文帳に追加

キャッシュメモリをメモリブロックに分けてファイルのデータを保存するキャッシュ方法及びキャッシュシステムを提供する。 - 特許庁

The memory blocks 2 have a plurality of memory cells 31 connected to the bit line pairs DLT and DLB.例文帳に追加

メモリブロック２は、ビット線対ＤＬＴ、ＤＬＢに接続された複数のメモリセル３１を備えている。 - 特許庁

The charge pumps 20 are provided to a region immediately below the memory blocks 1 respectively.例文帳に追加

チャージポンプ２０は、メモリブロック１の直下の領域にそれぞれ設けられる。 - 特許庁

Further, since the common word line CWL is provided common to plurality of memory blocks BK, a word line driver 50C can be provided common to the plurality of memory blocks BK.例文帳に追加

また、杭打ちワード線ＣＷＬは複数のメモリブロックＢＫで共通に設けられるので、ワード線ドライバ５０Ｃを、複数のメモリブロックＢＫで共通化できる。 - 特許庁

A register (32) determines a start address for successive blocks of the main memory (20).例文帳に追加

レジスタ（３２）がメイン・メモリ（２０）の連続ブロックに対する開始アドレスを定める。 - 特許庁

The bit line pairs DLT and DLB are shared by the plurality of memory blocks 2.例文帳に追加

ビット線対ＤＬＴ、ＤＬＢは、複数のメモリブロック２に共用される。 - 特許庁

This device comprises a volatile memory 10 having a plurality of memory blocks 1, 2, 3, and 4, so that the backup of the individual memory blocks 1, 2, 3 and 4 is performed by the use of a backup power source 610.例文帳に追加

複数のメモリブロック１，２，３，４を有する揮発性メモリ１０を備え、個々のメモリブロック１，２，３，４に対してバックアップ用電源６１０を用いてバックアップを行うようになっている。 - 特許庁

The semiconductor device includes memory blocks MB1 and MB2 and a redundancy determination circuit 25 that enters normal operation mode for accessing one of memory blocks MB1 and MB2 and refresh mode for simultaneously accessing both of the memory blocks MB1 and MB2.例文帳に追加

メモリブロックＭＢ１，ＭＢ２と、メモリブロックＭＢ１，ＭＢ２のいずれか一方にアクセスする通常動作モードと、メモリブロックＭＢ１，ＭＢ２の両方に同時にアクセスするリフレッシュモードにエントリ可能な冗長判定回路２５を備える。 - 特許庁