「memory blocks」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The method of soft programming a non-volatile memory blocks includes erasing bits and identifying bits that have been over-erased by the erasing.例文帳に追加

方法は、ビットを消去し、消去によって過消去されたビットを識別するステップを含む。 - 特許庁

Thereby, access for a memory cell MC in a plurality of cell array blocks can be performed by one sense amplifier SA.例文帳に追加

これにより、１つのセンスアンプＳＡで複数のセルアレイブロック内にあるメモリセルＭＣのアクセスが可能となる。 - 特許庁

A memory cell array is divided into a left cell array 1L and a right cell array 1R which are composed respectively of a plurality of blocks.例文帳に追加

メモリセルアレイは、それぞれ複数個のブロックからなる左右セルアレイ１Ｌ，１Ｒに分けられている。 - 特許庁

To make it possible to more equalize loads onto respective blocks of a nonvolatile memory with a markedly simple configuration.例文帳に追加

格段と簡易な構成で不揮発性メモリの各ブロックに対する負荷をより均一化し得るようにする。 - 特許庁

A memory cell array is divided into a plurality of memory cell blocks MBL1 and MBL2 that are to be units, respectively, for performing an erasing operation collectively.例文帳に追加

メモリセルアレイは、それぞれ、一括して消去動作を行なう単位となる複数のメモリセルブロックＭＢＬ１およびＭＢＬ２に分割されている。 - 特許庁

A page buffer holds read data read from a memory cell block selected out of a plurality of memory cell blocks, and outputs held data successively.例文帳に追加

ページバッファは、複数のメモリセルブロックのうち選択されたメモリセルブロックから読み出される読み出しデータを保持し、保持したデータを順次出力する。 - 特許庁

The semiconductor memory device includes first and second memory cell blocks 1a and 1b, and a wiring reconnection portion provided therebetween.例文帳に追加

第１及び第２メモリセルブロック１ａ及び１ｂと、それらの間に設けられた配線つなぎ替え部と、を備えた半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device reduced in circuit area in a configuration in which memory cell arrays are divided into blocks.例文帳に追加

本発明は、メモリセルアレイがブロックに分割された構成において、回路面積を削減した半導体記憶装置を提供することを目的とする。 - 特許庁

A column redundant circuit is formed respectively corresponding to memory groups consisting of a prescribed number of memory blocks, and validated according to an enable signal.例文帳に追加

コラム冗長回路は、所定数のメモリブロックで構成されるメモリグループにそれぞれ対応して形成され、イネーブル信号に応じて有効になる。 - 特許庁

Also, the memory array is provided with a plurality of memory blocks comprising a plurality of words corresponding respectively in a plurality of words constituting each entry.例文帳に追加

また、メモリアレイは、各々のエントリを構成する複数のワードの内の各々対応する複数のワードを含む複数のメモリブロックを備える。 - 特許庁

This semiconductor memory is provided with a plurality of memory cell array blocks, a bit line sense amplifier circuit, the local sense amplifier circuit and a control part.例文帳に追加

半導体メモリ装置は、複数のメモリセルアレイブロック、ビットラインセンス増幅回路、ローカルセンス増幅回路、データセンス増幅回路及び制御部を備える。 - 特許庁

Each node that contains a shared memory device may maintain a directory to track blocks of shared memory that may have been cached at other nodes.例文帳に追加

共有メモリ・デバイスを収容する各ノードは、他のノードでキャッシュされたかもしれない共有メモリのブロックを追跡するディレクトリを維持できる。 - 特許庁

The memory blocks in the hierarchical levels can, depending on requirement, be disposed in a memory block matrix in a switching network, a banking technique arrangement, and so forth.例文帳に追加

階層平面におけるメモリブロックは要求に応じてメモリブロックマトリクス、交換ネットワーク、バンク技術構成等として配置することができる。 - 特許庁

Further, the printing data is transmitted to the body memory 16 from the memory 20b for the PCL in blocks of a page when there is space.例文帳に追加

そして、本体メモリ１６に空きがあるときは、ＰＣＬ用メモリ２０ｂから１ページ単位で印刷データが本体メモリ１６に転送される。 - 特許庁

To generate a read/write address to a memory so that a continuous interleaving processing on data of a plurality of blocks is realized with one memory.例文帳に追加

複数ブロックのデータに対する連続したインターリーブ処理を１つのメモリで実施可能な様にメモリへのリード／ライト用のアドレスを発生させる。 - 特許庁

The MRAM circuit blocks 110a-110f includes MTJ memory cell arrays 10a-10f, respectively, wherein MTJ memory cells are arranged in a matrix.例文帳に追加

ＭＲＡＭ回路ブロック１１０ａ〜１１０ｆは、ＭＴＪメモリセルが行列状に配置されるＭＴＪメモリセルアレイ１０ａ〜１０ｆをそれぞれ含む。 - 特許庁

The semiconductor device 1 comprises the flash memory 3 having a plurality of blocks and controllers 2, 4 for accessing the flash memory 3.例文帳に追加

本発明に係る半導体装置１は、複数のブロックを有するフラッシュメモリ３と、そのフラッシュメモリ３にアクセス可能なコントローラ２，４とを備える。 - 特許庁

Upon the restoration of a power supply, an application designates the name of any of the memory blocks, thereby searching the nonvolatile memory 40 for the name of that memory block, and accessing data in the memory block that matches the name.例文帳に追加

そして、電源の再投入時には、アプリケーションがメモリブロック名を指定することにより、不揮発性メモリ４０においてメモリブロック名が検索され、そのメモリブロック名に対応するメモリブロックのデータにアクセスされる。 - 特許庁

The semiconductor device includes a plurality of memory blocks which include a plurality of memory cell groups having memory cells connected to word lines and selection gates for selecting the plurality of memory cell groups, and the selection gates in the non-selective memory block are programmed at a read operation.例文帳に追加

半導体装置は、ワード線に接続されたメモリセルを含む複数のメモリセル群と該複数のメモリセル群を選択する選択ゲートとを含む複数のメモリブロックを含み、読み出し時、非選択のメモリブロック内の選択ゲートがプログラムされている。 - 特許庁

The nonvolatile semiconductor memory device is provided with a memory cell array 1 constituted of a plurality of memory blocks, interfaces 6, 7, write-in circuits 2, 3, 4, 5, 8, and read-out circuits 2, 3, 4, 5, 8.例文帳に追加

不揮発性半導体記憶装置は、複数のメモリブロックから構成されるメモリセルアレイ１、インターフェイス６，７、書き込み回路２，３，４，５，８、及び読み出し回路２，３，４，５，８を備えている。 - 特許庁

This semiconductor memory has memory cores of dividing a plurality of bit data of the same address into a plurality of memory cell blocks and storing them, a control circuit controlling it.例文帳に追加

同一アドレスの複数のビットデータを複数のメモリセルブロックに分散して記憶するためのメモリコアと、それを制御する制御回路とを有する半導体記憶装置が提供される。 - 特許庁

To provide a memory controller and a flash memory system therewith capable of enhancing an allowable level to the occurrence of defective blocks without reducing the efficiency for using a flash memory.例文帳に追加

フラッシメモリの使用効率を低下させることなく、不良ブロックの発生に対する許容量を向上させることができるメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステムを提供する。 - 特許庁

The memory destruction check command 5 refers to the Magic Number of a check area for each of the memory blocks 31-3n and checks compatibility to achieve detection of memory destruction.例文帳に追加

メモリ破壊チェックコマンド５はメモリブロック３１〜３ｎ毎のチェックエリアのＭａｇｉｃ Ｎｕｍｂｅｒを参照し、整合性をチェックすることによってメモリ破壊の検出を実現する - 特許庁

To provide a thin film magnetic storage device in which area of a circuit band driving signal lines or the like of each memory block is reduced when a memory array is divided into a plurality of memory blocks.例文帳に追加

メモリアレイを複数のメモリブロックに分割した場合において、各メモリブロックの信号線等を駆動する回路帯の面積を縮小する薄膜磁性体記憶装置を提供する。 - 特許庁

When a memory block is released, the 2nd list is retrieved, and when a free memory block adjacent to the released memory block exists, the released memory block and the free memory blocks are mutually connected to form a free memory block and then the contents of the 1st and 2nd lists are updated.例文帳に追加

また、メモリブロックが解放された場合には、第２のリストを検索し、解放されたメモリブロックに隣接する空きのメモリブロックが存在する時は、解放されたメモリブロックと空きのメモリブロックとを相互に結合して、一の空きのメモリブロックを形成し、その後、第１及び第２のリストを更新する。 - 特許庁

Redundant circuits 11 to 15 are provided corresponding to memory blocks 1 to 5, bit lines BL0 to 15 are prescribed to the memory blocks, and spare bit lines SBL1 and 2 are prescribed to the redundant circuits 11 to 15.例文帳に追加

メモリブロック１〜５に対応してそれぞれ冗長回路１１〜１５が設けられており、メモリブロックにはビット線ＢＬ０〜１５が規定され、冗長回路１１〜１５にはスペアビット線ＳＢＬ１及び２が規定されている。 - 特許庁

To provide a cache memory control system such that the continuous or alternative execution of a plurality of programs that cache arbitrary blocks does not leave only low substitution precedence blocks in the cache memory that result in a deadlock at worst.例文帳に追加

任意ブロックをキャッシングする複数のプログラムを、連続あるいは交互に実行した場合、置換順位が低いブロックばかりとなり最悪の場合デッドロックにならないようにしたキャッシュメモリ制御システムを提供する。 - 特許庁

At that time, one or more memory blocks to be stored with the pixel data are simultaneously selected from the memory blocks 81-88 on the basis of run-length data (second data) showing continuous numbers of the pixel data DG (first data).例文帳に追加

このとき、画素データＤＧ（第１のデータ）の連続数を表すランレングスデータ（第２のデータ）に基づきメモリブロック８１〜８８の中から画素データが記憶されるべき１又は２以上のメモリブロックが同時的に選択される。 - 特許庁

The display memory includes a plurality of RAM blocks 200, each of the RAM blocks including a plurality of word lines WL, a plurality of bit lines BL, a plurality of memory cells MC, and data read control circuits 240 and 250.例文帳に追加

表示メモリは、その各々が複数のワード線ＷＬと、複数のビット線ＢＬと、複数のメモリセルＭＣと、データ読み出し制御回路２４０，２５０と、をそれぞれ含む複数のＲＡＭブロック２００を含む。 - 特許庁

To provide a semiconductor storage device, which simply makes only the malfunctioning block to be non-selective, when the malfunctioning block is included in the plurality of memory blocks, and which can execute a prescribed test operation for the plurality of memory blocks.例文帳に追加

複数のメモリブロックの中に不良ブロックが含まれる場合に、その不良ブロックだけを簡易的に非選択にして、複数のメモリブロックに対して所定のテスト動作を実行可能な半導体記憶装置を提供する。 - 特許庁

This memory system is constituted of a plurality of the functional blocks operated as bus masters and for carrying out prescribed processing, a memory controller, and a bus for connecting the plurality of functional blocks to the memory controller, the functional block adds the time information of finishing memory access when issuing the memory access, and the bus adds the time information of finishing the memory access to memory access information, and transfers it.例文帳に追加

バスマスタとして動作し、所定の処理を行う複数の機能ブロックと、メモリコントローラと、前記複数の機能ブロックと前記メモリコントローラとを接続するバスとにより構成されるメモリシステムであって、前記機能ブロックは、メモリアクセスを発行する時に前記メモリアクセスが終了する時間情報を付加し、前記バスは、メモリアクセス情報に前記メモリアクセスが終了する時間情報を付加して転送する。 - 特許庁

This semiconductor memory device has memory banks divided into a plurality of blocks, and a signal control section in which an activation signal supplied to a first sense amplifier of a first memory block included in the memory bank is delayed by the prescribed time, this delayed activation signal is supplied to a second sense amplifier of a second memory blocks included in the memory bank.例文帳に追加

半導体記憶装置において、複数のブロックに分割したメモリバンクと、前記メモリバンクに含まれる第１のメモリブロックの第１のセンスアンプに供給される活性化信号を所定の時間だけ遅延させて、前記メモリバンクに含まれる第２のメモリブロックの第２のセンスアンプに対し、この遅延させた活性化信号を供給する信号制御部とを有する構成とする。 - 特許庁

Then macro blocks after the estimated macro block are aborted from the decoding information memory 13 and a concealment section 27 restores the aborted macro blocks.例文帳に追加

そして、上記推定されたマクロブロック以降のマクロブロックを上記復号情報メモリ１３から破棄し、この破棄されたマクロブロックをコンシールメント部２７において復元する。 - 特許庁

A memory is provided with areas based on the index values, and motion vectors of blocks adjacent to an object block are copied by the unit block based on sizes of the adjacent blocks.例文帳に追加

メモリに対してインデクス値に応じた領域を設け、対象ブロックに隣接するブロックの動きベクトルを、隣接ブロックのサイズに対応して単位ブロック毎にコピーする。 - 特許庁

A memory cell group block constituted of cross points is controlled by means of laterally divided two work line control blocks, vertically divided two bit line control blocks, and a switch group block.例文帳に追加

クロスポイント構成のメモリセル群ブロックを左右２個分けたワード線制御ブロックと上下２個に分けたビット線制御ブロックとスイッチ群ブロックによって制御する。 - 特許庁

The memory cell group block of the cross point constitution is controlled by divided right and left word line control blocks and divided upper and lower bit line control blocks and a switch group block.例文帳に追加

クロスポイント構成のメモリセル群ブロックを左右２個分けたワード線制御ブロックと上下２個に分けたビット線制御ブロックとスイッチ群ブロックによって制御する。 - 特許庁

The integrated circuit device 10 includes first to Nth memory blocks (MB1 to MB6) that are disposed along a first direction (D1), and first to Nth data driver blocks (DB1 to DB6) that are disposed along the first direction in a second direction (D2) with respect to the first to Nth memory blocks.例文帳に追加

集積回路装置１０は第１の方向（Ｄ１）に沿って配置される第１〜第Ｎのメモリブロック（ＭＢ１〜ＭＢ６）と、第１〜第Ｎのメモリブロックの第２の方向（Ｄ２）において第１の方向に沿って配置される第１〜第Ｎのデータドライバブロック（ＤＢ１〜ＤＢ６）を含む。 - 特許庁

Thus, since a system maker can form an entry table for controlling good/failed blocks with the information of the management block 105 as information when it manufactures a memory card or a device incorporating the flash memory 101, the process for inspecting good/failed blocks for the all of the blocks can be omitted.例文帳に追加

これにより、システムメーカが、フラッシュメモリ１０１を組み込んだメモリカードや機器を製造する際に、管理ブロック１０５の情報を初期値として、良／不良のブロックを制御するためのエントリーテーブルを作成できるので、良／不良のブロックを全ブロックに渡って検査する工程を削減することができる。 - 特許庁

In this flash memory, the layout area can be reduced since a plurality memory blocks MB0 to MB3 are formed on the surface of one P-type well PW.例文帳に追加

このフラッシュメモリでは、複数のメモリブロックＭＢ０〜ＭＢ３を１つのＰ型ウェルＰＷの表面に形成するので、レイアウト面積が小さくて済む。 - 特許庁

Thus, the memory control means permits access operation for the memory blocks 130, 131 of two divided small individual storage areas respectively and independently.例文帳に追加

このように、メモリ制御手段は、二つの各小記憶領域に分割したメモリブロック１３０，１３１をそれぞれ独立してアクセス動作可能としている。 - 特許庁

A memory array (a storage means) 80 has a plurality of memory blocks 81-88 (a plurality of storage areas) provided correspondingly to data width of parallel data DP.例文帳に追加

メモリアレイ（記憶手段）８０は、パラレルデータＤＰのデータ幅に対応して設けられた複数のメモリブロック８１〜８８（複数の記憶領域）を有する。 - 特許庁

To provide a memory system capable of correctly detecting the degraded state of the whole nonvolatile semiconductor memory constituted of a plurality of blocks.例文帳に追加

複数のブロックで構成された不揮発性半導体メモリ全体の劣化状態を正確に検出することができるメモリシステムを提供すること。 - 特許庁

The detection routine 43a detects the oldest data from a monitoring data group D3 stored over a plurality of memory blocks 60a-60g of a flash memory 44.例文帳に追加

検出ルーチン４３ａは、フラッシュメモリ４４の複数の記憶ブロック６０ａ〜６０ｇにわたって記憶された監視データ群Ｄ３から最古データを検出する。 - 特許庁

Thus, the transfer from the reception buffer memory 16 to the other memory is unnecessitated and even when processing in the order of blocks is disabled, plural transmission frames can be received.例文帳に追加

これにより、受信バッファメモリ１６から他のメモリへの転送を不要とし、またブロック順に処理できない場合でも、複数の伝送フレームを受信できる。 - 特許庁

To enable adoption of a hierarchical type word line constitution even in a DRAM in which memory blocks being adjacent holding a sense amplifier array between them in a memory array is defined as a bank.例文帳に追加

メモリアレイにおけるセンスアンプ列を挟んで隣接するメモリブロックをバンクと定義するＤＲＡＭにおいても、階層型ワード線構成を採用する。 - 特許庁