「memory blocks」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

When the data are input to all the blocks of the input register, the data are written into the memory of a similarly assumed maximum data width by the memory control part.例文帳に追加

入力レジスタの全てのブロックにデータが入力されると、メモリ制御部により、同様に想定される最大データ幅のメモリにデータが書き込まれる。 - 特許庁

A write stress control table in which stress indexes corresponding to the respective data blocks are shown is stored in a nonvolatile semiconductor memory provided to the memory card.例文帳に追加

メモリカードに設けられた不揮発性半導体メモリには、各データブロックに対応するストレス指数が示されたライトストレス制御テーブルが格納されている。 - 特許庁

An image processing apparatus 10 is connected to a main memory 30 for storing a plurality of pre-conversion pixel values and a cache memory 20 having a plurality of cache blocks.例文帳に追加

画像処理装置１０は、複数の変換前画素値を記憶するメインメモリ３０と、複数のキャッシュブロックを有するキャッシュメモリ２０とに接続される。 - 特許庁

A nonvolatile semiconductor memory device has a plurality of cell blocks Block-0, 1 which are arranged in matrix shape and each of which includes a plurality of memory cells.例文帳に追加

不揮発性半導体記憶装置は、マトリックス状に配置され、それぞれが複数のメモリセルを含む複数のセルブロックＢｌｏｃｋ−０，１を有している。 - 特許庁

Thereby, since the plurality of memory cell array blocks in which the twisted bitline is arranged share one redundancy circuit, the chip area of the memory apparatus is not extended.例文帳に追加

これにより、ツイストされたビットラインが配列された複数のメモリセルアレイブロックが、一つの冗長回路を共有するためにメモリ装置のチップ面積を広げない。 - 特許庁

When accessing normal cell areas 200 simultaneously, in response to the replacement of the memory blocks MB1 and MB2 by redundancy memory cells, the redundancy determining circuit 100 supplies pass signals P1 and P2 indicating memory blocks where replacement is performed to the verifying circuit 22.例文帳に追加

冗長判定回路１００は、通常セル領域２００に同時にアクセスする場合、メモリブロックＭＢ１，ＭＢ２が冗長メモリセルに置換されていることに応答して、置換が行われているメモリブロックを示すパス信号Ｐ１，Ｐ２を検証回路２２に供給する。 - 特許庁

In the present flash memory, a plurality of memory blocks MB0-MB3 is provided on one on the end of four P type wells PW arranged in a Y direction, and three memory blocks MB10-MB12 are provided on each of the remaining three P type wells PW.例文帳に追加

このフラッシュメモリでは、Ｙ方向に配列された４つのＰ型ウェルＰＷのうちの端の１つのＰ型ウェルＰＷに複数のメモリブロックＭＢ０〜ＭＢ３を設け、残りの３つのＰ型ウェルＰＷにそれぞれ３つのメモリブロックＭＢ１０〜ＭＢ１２を設ける。 - 特許庁

In the memory blocks 0, 1, the expansion areas 0, 1 are arranged for respectively storing the flags of one bit.例文帳に追加

メモリブロック０、１には、それぞれ、それぞれ１ビットのフラグを記憶する拡張領域０、１が設けられている。 - 特許庁

Each switch circuit connects a data line of either one of the connected two memory blocks to an external data line.例文帳に追加

各スイッチ回路は、接続される２つのメモリブロックのいずれか一方のデータ線を外部データ線に接続する。 - 特許庁

This device further comprises power supply control means 600, 641, 651, 661, and 671 capable of controlling the power supply to the individual memory blocks.例文帳に追加

個々のメモリブロックに対して電源供給を制御し得る電源供給制御手段６００，６４１，６５１，６６１，６７１を備える。 - 特許庁

The registers 51 to 58 correspond one to one to [m/c] pieces of blocks in a memory 45 (m: the number of the output terminals).例文帳に追加

レジスタ５１〜５８は、メモリ４５における［ｍ／ｃ］個のブロックに１対１に対応している（ｍ：出力端子数）。 - 特許庁

To prevent overflow of a buffer memory in recording data on a recording medium having alternative blocks.例文帳に追加

代替ブロックを有する記録媒体へのデータ記録において、バッファメモリのオーバーフロー等の異常の発生を防止する。 - 特許庁

A take-in memory 40 stores seamless blocks of digital data from the digital signal as a response to the trigger signal.例文帳に追加

取込みメモリ４０は、トリガ信号に応答してデジタル信号からデジタル・データのシームレスなブロックを蓄積する。 - 特許庁

This device has a plurality of memory blocks 2-1 to 2-n for storing fail data FD in an interleave method.例文帳に追加

フェイルデータＦＤをインターリーブ方式によって格納するための複数のメモリブロック２−１〜２−ｎを具える。 - 特許庁

The read only data are stored in a plurality of physical blocks inside a ROM (Read Only Memory) 12 according to reading frequency of the data.例文帳に追加

読み出し専用のデータをデータの読み出し頻度に応じて、ROM１２中の複数の物理ブロックに格納する。 - 特許庁

METHOD OF MANAGING SOFTWARE IMAGES, COMPUTER PROGRAM, AND SYSTEM (MANAGEMENT OF MULTIPLE SOFTWARE IMAGES WITH SHARED MEMORY BLOCKS)例文帳に追加

ソフトウェア・イメージの管理方法、コンピュータ・プログラム、およびシステム（共有メモリ・ブロックを用いた複数のソフトウェア・イメージの管理） - 特許庁

The processor 160 stores the potential data blocks within a memory 170 for future utilization within a data read.例文帳に追加

プロセッサ１６０は、データ読み出し内での今後の利用のために、見込みデータブロックをメモリ１７０内に格納する。 - 特許庁

The plural memory cells are divided in the line direction by the prescribed number of cells, and thereby plural blocks B1-B35 are formed.例文帳に追加

複数のメモリセルは列方向で所定数毎に分割されて、複数のブロックＢ１〜Ｂ３５が形成される。 - 特許庁

A memory controller 4 receives decoding information from a decoder 1 and number of error processing macro blocks from a counter 3.例文帳に追加

メモリコントローラ４には、デコーダ１からの復号情報と、カウンタ３からのエラー処理マクロブロック数が入力される。 - 特許庁

Over a plurality of memory blocks, bit lines are electrically shortcircuited by a wiring line 1 in a center area.例文帳に追加

複数のメモリブロックにわたって、ビット線を中央領域において配線（１）により電気的に短絡する。 - 特許庁

A plurality of the data blocks are received and temporarily stored in a first memory (815B) (e.g., a queue and a buffer).例文帳に追加

複数のデータブロックが受信され、一時的に第１のメモリ（８１５Ｂ）（例えば、待ち行列、バッファ）に格納される。 - 特許庁

Common internal data lines 43 amounting to k+m lines (m is a natural number) are commonly arranged in the memory cell array blocks 31.例文帳に追加

メモリセルアレイブロック３１に共通にｋ＋ｍ本（ｍは自然数）の共通内部データ線４３が配設される。 - 特許庁

A plurality of data blocks are received and temporarily stored in a first memory (815B) (e.g., queue, buffer).例文帳に追加

複数のデータブロックが受信され、一時的に第１のメモリ（８１５Ｂ）（例えば、待ち行列、バッファ）に格納される。 - 特許庁

The memory of a second level is connected with the CPU by a system bus and stores the subsets of plural blocks.例文帳に追加

第２レベルのメモリはシステム・バスによって中央処理装置と接続し複数のブロックのサブセットが記憶される。 - 特許庁

The block dividing/shifting method of the present invention requires to divide each block of the data in a memory into sub-blocks.例文帳に追加

本発明のブロック分割・シフト方法は、メモリ内のデータの各ブロックをサブブロックに分割することを必要とする。 - 特許庁

The array blocks included word lines, memory cells, bit lines, dummy word lines DWL0, DWL1, and transistors 1a, 1b.例文帳に追加

アレイブロックは、ワード線、メモリセル、ビット線、ダミーワード線ＤＷＬ０，ＤＷＬ１、およびトランジスタ１ａ，１ｂを含む。 - 特許庁

A memory control part 12 successively determines the evaluation blocks as object groups as the object of matching for each group.例文帳に追加

メモリ制御部１２は、グループごとに、評価ブロックを順に、マッチングの対象とする対象ブロックとして決定する。 - 特許庁

This integrated circuit is provided with the plurality of blocks including the input block, the output block, and the signal processing block; and a front side memory for writing and a back side memory for reading as a plurality of communication memories corresponding to a plurality of transmission paths among the blocks, wherein the front side memory and the back side memory are switched in each sampling cycle.例文帳に追加

入力ブロック、出力ブロック、信号処理ブロックを含む複数のブロックと、ブロック間の複数の伝送経路に対応した複数の通信メモリで書き込み用の表側メモリと読み出し用の裏側メモリとを有し、サンプリング周期毎に表側メモリと裏側メモリとが入れ替わるものとを含むようにする。 - 特許庁

A semiconductor memory device comprises a memory cell array 1 in which block is constituted of one or a plurality of memory cells being a unit of erasing data and which has a plurality of normal blocks BLK and a plurality of redundancy blocks RBLK, and a replacing circuit 7 replacing a defective block by the normal block when the number of defective blocks in the normal block BLK exceed the number of redundancy blocks RBLK.例文帳に追加

半導体記憶装置は、データ消去の単位となる１或いは複数のメモリセルからブロックが構成され、且つ複数のノーマルブロックＢＬＫと、複数のリダンダンシーブロックＲＢＬＫとを有するメモリセルアレイ１と、前記ノーマルブロックＢＬＫ内の不良ブロックの数が前記リダンダンシーブロックＲＢＬＫの数を超えた場合に、前記不良ブロックを前記ノーマルブロックに置き換える置換回路７とを含む。 - 特許庁

In a step S1, FAT blocks corresponding to a size to the capacity of a synchronous dynamic random access memory (SDRAM) for the FAT blocks are copied in the SDRAM for the FAT blocks in order from the head side out of the FATs recorded in the information recording medium.例文帳に追加

ステップＳ１で、情報記録媒体に記録されているＦＡＴのうち、先頭側から順に、ＦＡＴブロック用ＳＤＲＡＭの容量に対するサイズに対応するＦＡＴブロックを、ＦＡＴブロック用ＳＤＲＡＭにコピーさせる。 - 特許庁

If a program block '2' is required for the next data processing but the volatile memory 6 has no more capacity to store it, erasable blocks are selected from the blocks stored and not currently executed, and overwrite is carried out on the selected blocks.例文帳に追加

次のデータの処理にプログラムブロック「２」が必要で、それを格納するだけの空き容量が揮発性メモリ６にない場合、格納したブロックで現在実行していないブロックの中から、消去可能なブロックを選択し、そこに上書きする。 - 特許庁

The integrated circuit device 10 includes: first to Nth memory blocks (MB1 to MB6) disposed along a first direction (D1); a power supply circuit (PB); and a data driver (DR) disposed in a second direction (D2) of the first to Nth memory blocks.例文帳に追加

集積回路装置１０は第１の方向（Ｄ１）に沿って配置される第１〜第Ｎのメモリブロック（ＭＢ１〜ＭＢ６）と、電源回路（ＰＢ）と、第１〜第Ｎのメモリブロックの第２の方向（Ｄ２）に配置されるデータドライバ（ＤＲ）を含む。 - 特許庁

Neither of the luminance data Y and the color difference data Cb, Cr is written to the frame memory in the unit of blocks but the write data in 16-bit consisting of the luminance data Y and the color difference data Cb, Cr is written to the frame memory in the unit of blocks.例文帳に追加

輝度データＹ、色差データＣｂ，Ｃｒの個々をブロック単位でフレームメモリに書き込むものでなく、これら輝度データＹ、色差データＣｂ，Ｃｒからなる１６ビットの書き込みデータをブロック単位でフレームメモリに書き込むものである。 - 特許庁

To obtain a nonvolatile semiconductor memory in which batch erasure and block erasure can be performed by the same hardware even in a nonvolatile semiconductor memories of which the number of memory blocks and capacity of each memory block are different.例文帳に追加

メモリブロック数と各メモリブロック容量の異なる不揮発性半導体メモリにあっても、同一ハードウェアで、一括消去及びブロック消去を行うようにした不揮発性半導体メモリを得る。 - 特許庁

The control circuit can control refresh-operation independently respectively for a plurality of memory blocks, and controls so that one side of memory cell block and the other side memory block perform refresh-operation with different timing.例文帳に追加

制御回路は、複数のメモリブロックに対してそれぞれ独立にリフレッシュ動作を制御することができ、一のメモリセルブロックと他の一のメモリセルブロックとを異なるタイミングでリフレッシュ動作するように制御する。 - 特許庁

Then it is decide whether unused memory blocks are successive and when so, they are connected into one memory block to update the contents of the memory management block (steps 132 to 138).例文帳に追加

この後、未使用のメモリブロックが連続するかを判定して、未使用のメモリブロックが連続するときには、一つのメモリブロックとなるように連結して、メモリ管理ブロックの内容を更新する（ステップ１３２〜１３８）。 - 特許庁

On the basis of the bus occupancy ratio S and the operating conditions of the respective DMA control parts, the operating modes of respective memory blocks 71-74 provided in a memory 7 are respectively controlled by a memory controller part 9.例文帳に追加

そして、バス占有率Ｓおよび各ＤＭＡ制御部の動作状況に基づき、メモリコントローラ部９によってメモリ７に備わる各メモリブロック７１〜７４の動作モードがそれぞれ制御される。 - 特許庁

The two blocks of the memory are linked, and the most significant address bits in address decoders 1040-1042 of the blocks of the selected addresses are masked for a memory block 1035 so that it is possible to form the single merged block of the memory in which the both arbitrating circuits operate in a lock step.例文帳に追加

メモリの２つのブロックがリンクされて、メモリブロック１０３５に対して選択されたアドレスのブロックのアドレス復号器１０４０〜１０４２内の最上位アドレスビットをマスキングすることにより両方の調停回路がロックステップで動作するメモリの単一の併合されたブロックを形成できる。 - 特許庁

Local buses (HB0-HB3) for write/read of data, corresponding to each of memory blocks (MB0-MB3) each of which has plural nonvolatile memory cells, are equipped, and circuits (SA0-SA3, HSW0-HSW3) to write/read the data corresponding to each of the memory blocks are equipped.例文帳に追加

それぞれが複数の不揮発性メモリセルを有するメモリブロック（ＭＢ０−ＭＢ３）それぞれに対応してデータの書込／読出を行なうためのローカルバス（ＨＢ０−ＨＢ３）を設け、また各メモリブロックに対応してデータの書込／読出を行なうための回路（ＳＡ０−ＳＡ３，ＨＳＷ０−ＨＳＷ３）を設ける。 - 特許庁

The cash filter directory 84 comprises a local presence vector 86 for storing the trace of the lines or blocks of a local main memory copied to the cash memory of the module 50, and an extension 88 for storing the trace of the coordinate of the lines and blocks of the memory copied from a local module 50 to the external modules 51, 52, and 53.例文帳に追加

キャッシュフィルタディレクトリ８４は、モジュール５０のキャッシュメモリにコピーされるローカルメインメモリの行またはブロックのトレースを保存するローカルプレゼンスベクトル８６と、ローカルモジュール５０から外部モジュール５１、５２、５３にコピーされるメモリの行またはブロックの座標のトレースを保存するエクステンション８８を含む。 - 特許庁

In a first additive mode named action mode, one or a plurality of blocks of writing data are destaged from a volatile memory 30 and written into the disk 24 while one or a plurality of blocks of the writing data are destaged from the volatile memory 30 and written into the nonvolatile memory 32.例文帳に追加

「実行」モードと呼ばれる第１の追加モードでは、書込みデータの１つまたは複数のブロックが揮発性メモリ３０からデステージされ、ディスク２４に書き込まれ、それと同時に、書込みデータの１つまたは複数のブロックが、揮発性メモリ３０からデステージされ、不揮発性メモリ３２に書き込まれる。 - 特許庁

This semiconductor memory device is provided with a memory cell array having a plurality of cell array blocks each constituted of a plurality of memory cells, and a memory plane setting part for dynamically dividing the memory cell array into a plurality of memory planes each having one or more cell array block and having independent data access operation modes.例文帳に追加

半導体メモリ装置において、複数のメモリセルからなるセルアレイブロックを複数個有するメモリセルアレイと、印加される命令に応じて前記メモリセルアレイを、それぞれ一つ以上のセルアレイブロックからなりそれぞれ独立的なデータアクセス動作モードを有する複数のメモリプレーンに動作的に分割するためのメモリプレーン設定部と、を備える。 - 特許庁

This integrated circuit drives a plurality of first memory blocks (MBLK0-MBLKk), a second memory block (RBLK), and the above second memory block instead of the first memory block which has defects, and has a non-volatile memory which includes logic circuits (MDD0-MDDk, RDD) to suppress the operation of the defective first memory.例文帳に追加

複数の第１のメモリブロック（ＭＢＬＫ０〜ＭＢＬＫｋ）と、第２のメモリブロック（ＲＢＬＫ）と、欠陥を有する第１のメモリブロックに代えて前記第２のメモリブロックを動作させ、欠陥を有する第１のメモリブロックの動作を抑止する論理回路（ＭＤＤ０〜ＭＤＤｋ，ＲＤＤ）とを含む不揮発性メモリを有する。 - 特許庁

The storage area of the flash memory 2 is divided into a plurality of blocks A, B, C, and D and two communication programs for the execution of communication with a flash writing tool 5 are stored in the different blocks B and C.例文帳に追加

フラッシュメモリ２は、記憶領域が複数ブロックＡ，Ｂ，Ｃ，Ｄに分割され、フラッシュ書き込みツール５と通信するための２つの通信プログラムを別々のブロックＢ，Ｃに格納する。 - 特許庁

To avoid the disadvantage that if defective blocks concentrate to a specified physical zone of a flash memory, the physical zone cannot ensure the required number of effective blocks.例文帳に追加

本発明は、フラッシュメモリの特定の物理ゾーンに不良ブロックが集中した場合に、その物理ゾーンが必要とする有効ブロックの数を確保できなくなることを回避できるようにする。 - 特許庁