「memory blocks」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The L blocks contain address configurations for L^2 memory lines and 2n address lines.例文帳に追加

Ｌ個のブロックが、Ｌ^２個のメモリラインと２ｎ個のアドレスラインとに対するアドレス構成を含む。 - 特許庁

Some blocks of the cache memory are optionally and directly connected with a specific cache controller.例文帳に追加

キャッシュメモリのいくつかのブロックは、任意に特定のキャッシュコントローラに直接接続される。 - 特許庁

A processor 11 writes source image data by image blocks to a page memory 12a.例文帳に追加

プロセッサ１１は、元画像データを複数の画像ブロック毎にページメモリ１２ａに書き込む。 - 特許庁

The main memory 17 is equipped with one or more blocks having a plurality of banks.例文帳に追加

主メモリ（１７）は、複数のバンクを有している少なくとも１つのブロックを備えている。 - 特許庁

Bank numbers are allocated so that the memory bank numbers of adjacent blocks are mutually different.例文帳に追加

更に、隣接するブロックのメモリバンク番号が相互に異なるようにバンク番号を割付ける。 - 特許庁

In response to a write command, the write data and the parity data are sequentially written to the memory area of a write memory block being one of the memory blocks.例文帳に追加

書き込みコマンドに応答して、メモリブロックの１つである書き込みメモリブロックのメモリ領域に、書き込みデータおよびパリティデータが順に書き込まれる。 - 特許庁

Each function blocks has a memory 27 and a CPU 33, and the memory 27 and the CPU 33 are connected through a memory controller 31 and a bus bridge 35.例文帳に追加

この各機能ブロックは、メモリ２７と、ＣＰＵ３３とを有しており、メモリ２７とＣＰＵ３３とは、メモリコントローラ３１と、バスブリッジ３５とを介して接続されている。 - 特許庁

The analog reference power supply voltage output circuit is disposed between an Mth memory block and an (M+1)th memory block among the first to Nth memory blocks.例文帳に追加

アナログ基準電源電圧出力回路が、第１〜第Ｎのメモリブロックのうちの第Ｍのメモリブロックと第Ｍ＋１のメモリブロックとの間に配置される。 - 特許庁

In flash memory having plural nonvolatile memory cells, copy operation among plural cell blocks having plural nonvolatile memory cells is performed automatically.例文帳に追加

本発明は、複数の不揮発性メモリセルを有するフラッシュメモリにおいて、複数の不揮発性メモリセルを有する複数のセルブロック感での複写動作を自動で行う。 - 特許庁

The first through third blocks are respectively coded to generate first through third coded blocks and stored in memory.例文帳に追加

第１〜３のブロックのそれぞれを符号化して第１〜３の符号化ブロックを生成し、生成した第１〜３の符号化ブロックメモリに格納する。 - 特許庁

The blocks 17-20 are connected to permit a trace back result to be a point for starting the tracing-back of the succeeding path memory blocks 17-20 at tracing-back.例文帳に追加

パスメモリブロックはトレースバック時にトレースバックの結果が次のパスメモリブロックのトレースバックの開始の始点になるように接続されている。 - 特許庁

The tag memory control section controls so that the read operation and the write operation of the data are separated into the memory blocks and the cache memory blocks respectively to be executed concurrently.例文帳に追加

タグメモリ制御部は、書き込みアドレス及び読み取りアドレスが同じである場合に、データの読み取り動作と書き込み動作とがメモリブロックとキャッシュメモリブロックとにそれぞれ分けられて同時に実行されるように制御する。 - 特許庁

Capacity information of other memory blocks 22-25 is written in a memory block 21 of a memory block array 15 having a plurality of memory blocks in which memory cells constituted of nonvolatile transistors are arranged respectively in a matrix state, it is read at batch erasure or at block erasure, and batch erasure or block erasure of memory blocks 22-25 are performed using read capacity information.例文帳に追加

不揮発性トランジスタによって構成されたメモリセルがそれぞれ行列状に配置された複数のメモリブロックを有するメモリブロックアレイ１５の内のメモリブロック２１に、他のメモリブロック２２〜２５の容量情報を書込んでおき、一括消去時またはブロック消去時にそれを読出して、読出した容量情報を用いて、一括消去またはメモリブロック２２〜２５のブロック消去を行うようにした。 - 特許庁

Relieving information consists of a memory identifier indicating that relieving information is any one out of the flash memory 2, the memory blocks 3_1-3_n and relieving data indicating that which memory bit is replaced by a redundant bit.例文帳に追加

救済情報は、フラッシュメモリ２、メモリブロック３_1 〜３_n のうち、いずれのものであるかを示すメモリ識別子とどのメモリビットを冗長ビットと置き換えるかを示す救済データとからなる。 - 特許庁

The FIFO buffer memory has the FIFO memory (11) corresponding to each of the plurality of communication channels, and, to the respective communication channels, as the FIFO memory, a plurality of memory blocks (12) are allocated.例文帳に追加

ＦＩＦＯバッファメモリは、複数の通信チャンネルの各々に対応するＦＩＦＯメモリ(11)を有しており、各通信チャンネルには、ＦＩＦＯメモリとして、複数のメモリブロック(12)が割り当てられている。 - 特許庁

To provide a semiconductor memory strengthening resistance due to the coupling noise of a memory bus without producing area penalty by a holding circuit in the capacity development of the memory so as to connect a plurality of memory blocks in the same memory bus, and without producing bus collision by the multiple selection of the two or more memory blocks in an initial state.例文帳に追加

同一のメモリバスに複数のメモリブロックを接続するようなメモリの容量展開においてホールド回路によるエリアペナルティを発生させず、かつメモリバスのカップリングノイズによる耐性を強くし、また初期状態においても二つ以上のメモリブロックの多重選択によるバス衝突を起こさない半導体メモリを提供する。 - 特許庁

To increase the number of arbitrarily available physical blocks in the physical blocks of a non-volatile memory device by using information of an FAT, and to facilitate averaging the number of erasures of the physical blocks.例文帳に追加

ＦＡＴの情報を用い不揮発性メモリデバイスの物理ブロックの中の任意使用可能な物理ブロックの数を多くし、また物理ブロック消去回数の平均化処理を容易に行える。 - 特許庁

Although the number of times of data deletion in the high frequency blocks is generally larger than the same in the low frequency blocks, it is possible to suppress inequality in the number of times of data deletion among memory blocks thanks to regrouping.例文帳に追加

一般的に高頻度ブロックのデータ消去回数のほうが低頻度ブロックよりも多くなるが、再グループ化により記憶ブロック間のデータ消去回数のばらつきは抑えられる。 - 特許庁

This semiconductor memory device has the memory cell arrays divided into plural blocks BLK0 to BLK11 relating to line addresses X0 to X12 and is so constituted that continuous address spaces are allocated to the respective lines of the memory cell arrays over the plural blocks and that the memory cell arrays are partially activated with the blocks described above as units.例文帳に追加

行アドレスＸ０〜Ｘ１２に関して複数のブロックＢＬＫ０〜ＢＬＫ１１に分割されたメモリセルアレイを有し、前記複数のブロックにわたって前記メモリセルアレイの各行に連続したアドレス空間が割り付けられると共に、前記ブロックを単位として前記メモリセルアレイが部分的に活性化されるように構成される。 - 特許庁

To achieve a higher speed for erasure processing without making external control complicated in a nonvolatile semiconductor memory device provided with a plurality of memory blocks where a plurality of electrically writable and erasable nonvolatile memory cells are arranged in an array form to enable batch data erasure, and redundant blocks to replace the memory blocks.例文帳に追加

電気的に書き込み消去可能な不揮発性のメモリセルをアレイ状に複数配列して一括データ消去可能に形成されたメモリブロックの複数と、メモリブロックを置換可能な冗長ブロックを備えてなる不揮発性半導体記憶装置において、外部の制御を煩雑にせず消去処理の高速化を図る。 - 特許庁

The semiconductor storage device is provided with a memory cell array which is sectioned into blocks, redundant memory cells which replaces a defective memory cell in the memory cell array, and a redundant memory cell selecting circuit which replaces a defective memory cell by a redundant memory cell.例文帳に追加

半導体記憶装置には、複数のブロックに区画されたメモリセルアレイ、このメモリセルアレイ内の不良メモリセルと置換される冗長メモリセル及び前記不良メモリセルと前記冗長メモリセルとの置換を行う冗長メモリセル選択回路が設けられている。 - 特許庁

The first and the second blocks of the physical memory cell and the additional block of the virtual memory cell can be independently read in order to provide whole of three blocks of read data.例文帳に追加

前記実際的メモリセルの第１および第２ブロック、そして仮想的メモリセルの追加的なブロックは、読み出しデータの３ブロック全体を提供するために独立に読み出すことができる。 - 特許庁

The wavelet transform device 10 reads date in the unit of blocks each sized in 16×16 from a frame memory 100 and writes back a frequency band signal to the frame memory 100 in the unit of blocks.例文帳に追加

ウェーブレット変換装置１０１は、フレームメモリ１００から１６×１６のサイズのブロック単位でデータを読み込み、周波数帯信号をブロック単位でフレームメモリ１００に書き戻す。 - 特許庁

The respective data blocks in which the re-transmissions is needed among the transmitted data blocks are tagged and stored in a second memory (815A), having a higher order of priority than that of the first memory (815B).例文帳に追加

送信されたデータブロックのうち再送が必要な各データブロックには標識が付けられ、第１のメモリ（８１５Ｂ）よりも高い優先順位をもつ第２のメモリ（８１５Ａ）に格納される。 - 特許庁

The semiconductor memory includes a plurality of blocks, each block is constituted of a plurality of pages, and each page has a plurality of memory cells.例文帳に追加

半導体メモリは、複数のブロックを有し、各ブロックは複数のページで構成され、各ページは複数のメモリセルを有している。 - 特許庁

Memory cell array blocks 21-1 to 21-8 are composed of 16 banks, selected from among banks Ba0 to Ba31 as memory units.例文帳に追加

メモリセルアレイブロック２１-1〜２１-8は、独立のメモリ単位であるバンクＢａ０〜Ｂａ３１のうち１６バンクがまとめられて構成される。 - 特許庁

In order to equalize all the structures of memory blocks, a redundant word line and a redundant bit line are formed at each memory block.例文帳に追加

メモリブロックの構造を全て同じにするため、各メモリブロックに冗長ワード線および冗長ビット線が形成されている。 - 特許庁

A semiconductor memory comprises a plurality of memory blocks 2, bit line pairs DLT and DLB and a data input/output circuit 3.例文帳に追加

半導体記憶装置は、複数のメモリブロック２と、ビット線対ＤＬＴ、ＤＬＢと、データ入出力回路３とを具備している。 - 特許庁

To provide a memory device which can match with data topology on repair of memory blocks having open bit line cell architecture.例文帳に追加

オープンビットラインセル構造を有するメモリブロック間のリペアーの際データトポロジーをマッチングすることができるメモリ装置を提供する。 - 特許庁

To provide a memory controller capable of effectively preventing reduction in reliability of a flash memory due to accumulation of illicit mapping blocks.例文帳に追加

不正マッピングブロックの蓄積によるフラッシュメモリの信頼性低下を効果的に防止することが可能なメモリコントローラを提供する。 - 特許庁

To attain image rotation processing capable of economize a work memory for rotation processing without requiring an image memory for dummy blocks.例文帳に追加

ダミーブロック用の画像メモリを必要とせず、回転処理用のワークメモリをさらに節約できる画像回転処理を実現する。 - 特許庁

A refresh control circuit periodically executes the refresh operation of the memory blocks excluding a memory block corresponding to the inhibiting block information.例文帳に追加

リフレッシュ制御回路は、禁止ブロック情報に対応するメモリブロックを除くメモリブロックのリフレッシュ動作を周期的に実行する。 - 特許庁

In particular, the upper memory for storing motion vectors of peripheral macro blocks is effectively structured to minimize the memory size.例文帳に追加

特に、周辺マクロブロックの動きベクタを貯蔵する上側メモリを効果的に構造化してメモリのサイズを最小化することができる。 - 特許庁

The method for the integrated circuit 200 to execute the read operation and the write operation concurrently with the invention includes the cache memory blocks to separate the read operation and the write operation into the memory blocks and the cache memory blocks and execute them concurrently within one cycle of a clock signal.例文帳に追加

本発明による集積回路２００の読み取り動作と書き込み動作とを同時に実行する方法はキャッシュメモリブロックを具備してクロック信号の１周期内で読み取り動作及び書き込み動作がメモリブロックとキャッシュメモリブロックとに分けられて同時に実行される。 - 特許庁

A display controller 7 reads data blocks from a frame buffer 3 and stores them in a local memory buffer 8 to output these data blocks to a display 2.例文帳に追加

ディスプレイコントローラ7は、フレームバッファ3からデータブロックを読み込み、ローカルメモリバッファ8内に格納し、それらのデータブロックをディスプレイ2に出力する。 - 特許庁

To provide a semiconductor memory device which can save column blocks even when there are defects in two adjacent column blocks.例文帳に追加

２個の隣接する列ブロックのいずれにも欠陥がある場合でも、これらの列ブロックの救済が可能な半導体記憶装置を提供する。 - 特許庁

Each cell array shares basically a sense amplifier column between adjacent memory cell blocks, and constitutes 2×16 non-independent banks making 8 blocks as 1 bank.例文帳に追加

各セルアレイは、基本的に隣接メモリセルブロック間でセンスアンプ列を共有して、８ブロックを１バンクとして、非独立の２×１６バンクを構成する。 - 特許庁

The method of operating the nonvolatile memory device included in a memory card can be provided by re-mapping addresses of bad blocks in a first nonvolatile MAT in the memory card and re-mapping addresses of bad blocks in a second nonvolatile MAT in the memory card.例文帳に追加

メモリカードに備えられた不揮発性メモリ装置の動作方法は、メモリカードの第１不揮発性マット内の不良ブロックのアドレスを再マッピングし、メモリカード内で第２不揮発性マットの不良ブロックのアドレスを再マッピングすることによって提供することができる。 - 特許庁

A reference image cache memory 100 has a storage capacity for signals with a range of blocks wherein the number of blocks in a horizontal direction is equal to the number of blocks in the horizontal direction of image signals for one screen and the number of blocks in a vertical direction is greater than the number of blocks in the vertical direction of a searching range.例文帳に追加

参照画像キャッシュメモリ１００は、水平方向のブロック数が一画面分の画像信号の水平方向のブロック数と同じで、かつ、垂直方向のブロック数が探索範囲の垂直方向のブロック数よりも大きなブロック範囲の信号の記憶容量を備えている。 - 特許庁

To prevent the occurrence of a failure when the number of acquired defective blocks increases in a flash memory.例文帳に追加

フラッシュメモリ内で後天性の不良ブロック数が増加したときの不具合の発生を防止する。 - 特許庁

The memory structure has a contact block (1), and cell blocks (2-9) adjacent to the contact block (1).例文帳に追加

メモリ構造物は、接続区画（１）と、該接続区画（１）に隣接するセル区画（２〜９）とを有する。 - 特許庁

ORGANIZATION OF BLOCKS WITHIN NONVOLATILE MEMORY UNIT TO EFFECTIVELY DECREASE SECTOR WRITE OPERATION TIME例文帳に追加

セクタ書き込み操作時間を効果的に減少させるための不揮発性メモリユニット内のブロックの構成 - 特許庁

For the first high voltage isolation system, the above gate control wires are separated between the above memory blocks.例文帳に追加

第１の高圧分離方式として、前記ゲート制御線を前記メモリブロック相互間で分離する。 - 特許庁

A storage memory comprises at least one flash unit, and each flash unit comprises a plurality of blocks.例文帳に追加

記憶メモリは、少なくとも一つのフラッシュ・ユニットを持ち、各フラッシュ・ユニットは、複数のブロックを持つ。 - 特許庁

And reading operation is performed repeatedly at different timing by a plurality of memory blocks.例文帳に追加

そして、複数のメモリブロックにより、異なるタイミングで読み出し動作が重複して実行される。 - 特許庁