「memory blocks」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

Cell blocks MCB0, MCB1 constituted by connecting in series plural memory cells MC in which a ferroelectric capacitor C and a cell transistor T are connected in parallel between terminals N1 and N2 is formed along a pair of bit lines BBL, BL.例文帳に追加

強誘電体キャパシタＣとセルトランジスタＴを並列接続してなるメモリセルＭＣを端子Ｎ１，Ｎ２の間に複数個直列接続して構成されたセルブロックＭＣＢ０，ＭＣＢ１が対をなすビット線ＢＢＬ，ＢＬに沿って形成される。 - 特許庁

To provide a nonvolatile semiconductor memory device which has a plurality of cores which form an aggregate of blocks being a unit of data erasure, and enables the simultaneous implementation of data writing or erasure operation at an optional core and data reading operation at the other optional core.例文帳に追加

データ消去の単位となるブロックの集合である複数のコアを有し、任意のコアでのデータ書込み又は消去動作と、他の任意のコアでのデータ読出し動作との同時実行を可能とした不揮発性半導体記憶装置を提供する。 - 特許庁

The imaging apparatus includes an encoding processing means 6c that applies DCT processing to the data in the memory 3 in the unit of the image blocks and records the result, and applies encoding processing to the data with zigzag scanning in a reverse direction to that of a conventional zigzag scanning of pixel data in each image block.例文帳に追加

メモリ３のデータを画像ブロック単位でＤＣＴ変換して記録するが、この時に画像ブロック内の画素データのジグザグスキャン方向を従来とは逆方向にジグザグスキャンして符号化処理する符号化処理手段６ｃとを備える。 - 特許庁

The driving circuits 3, 4 are configured so as to compare the contents of at least two partial display data with each other, and output only any one of these partial display data when the contents coincide and make the memory blocks hold it in common.例文帳に追加

駆動回路３，４は少なくとも２つの部分表示データの内容を比較し、内容が一致する場合にこれら部分表示データのいずれか１つだけを出力してそれぞれのメモリブロックに共通に保持させるように構成される。 - 特許庁

The image pickup device 1 is provided with a signal processing circuit 5 provided with a plurality of processing blocks for applying prescribed signal processing to an image signal obtained by imaging a subject, a system controller 6, and a memory 9b for storing the image signal.例文帳に追加

撮像装置１は、被写体を撮像して得られる画像信号に対して所定の信号処理を施す複数の処理ブロックを備える信号処理回路５と、システムコントローラ６と、画像信号を記憶するメモリ９ｂとを備えている。 - 特許庁

The system has a plurality of input ports which track the credits, receive packets and decide whether the allotted credit for writing the packets in the data memory is effective, and, if effective, write the packets in corresponding blocks to the credits.例文帳に追加

システムは、クレジットを追跡し、パケットを受信し、パケットをデータメモリに書き込むために割当てられたクレジットが有効かどうかを決定し、有効である場合には、そのクレジットに対応するブロックにパケットを書き込む複数の入力ポートを有する。 - 特許庁

Thus, the system prevents the destruction of data due to the erroneously writing and the erroneously erasing of data with respect to the memory 6 by the runaway of a soft program or the like and the occurrence of instable states of elements and the destruction of the elements due to writing operation to blocks in which data are not erased.例文帳に追加

ソフトプログラムの暴走等による不揮発性メモリ６のデータの誤書き込み・誤消去によるデータ破壊、消去されていないブロックに対する書き込み動作による素子の不安定状態の発生及び素子破壊を防止する。 - 特許庁

Concerning the respective blocks of a buffer memory 13, an access monitoring means 123 monitors data writing history by a data writing means 121 and a data reading history by a data reading means 122 and updates access information (round bit) based on this monitoring result.例文帳に追加

アクセス監視手段１２３は、バッファメモリ１３の各ブロックについて、データ書込手段１２１によるデータ書き込み履歴およびデータ読出手段１２２によるデータ読み出し履歴を監視して、この監視結果に基づいてアクセス情報（Roundビット）を更新する。 - 特許庁

The method of controlling a memory system 1 including a non-volatile memory 10 having a plurality of blocks as a unit of data erasure includes steps of: measuring erase time when data is erased for each block; and writing at least data to be supplied from the outside into a first block that is empty and has the oldest erase time.例文帳に追加

データ消去の単位であるブロックを複数個有する不揮発性メモリ１０を含むメモリシステム１の制御方法であって、各ブロックのデータが消去された消去時期を計測する工程と、少なくとも外部から供給されるデータを、空き状態でありかつ消去時期が最も古い第１のブロックに書き込む工程とを含む。 - 特許庁

In this memory system using a nonvolatile semiconductor storage device such as a flash memory having a plurality of banks (BANK0 to BANK3), one block is selected from the head of each bank so as to be grouped while any block including defective bits is avoided, and addresses are successively assigned to each group of blocks from the head so that an inter-bank block chain can be configured.例文帳に追加

複数のバンク（ＢＡＮＫ０〜ＢＡＮＫ３）を有するフラッシュメモリのような不揮発性半導体記憶装置を用いたメモリシステムにおいて、各バンクの先頭から不良ビットを含むブロックを回避しつつ１ブロックずつ選択してグループ化させて、各ブロックのグループに先頭から順次アドレスを割り当ててバンク間ブロックチェーンを構成するようにした。 - 特許庁

The non-contact IC medium comprises a change means whose state is changed with environmental changes, a storage means for storing information, and a direct writing means connected to the change means and a part of memory blocks of the storage means and directly writing information in the memory block when the change means is changed into a predetermined state.例文帳に追加

非接触ＩＣ媒体に、環境変化によって状態が変化する変化手段と、情報を記憶している記憶手段と、前記記憶手段の一部のメモリブロックと前記変化手段とに接続され、前記変化手段が所定の状態に変化していれば前記メモリブロックに情報を直接書き込む直接書込手段とを備えた。 - 特許庁

A data shift instruction is defined as an instruction to set the number of data units to be shifted in the configuration of data blocks to a processor unit under the data shift instruction, and the processor unit depending on the data shift instruction is constituted so that the data units in the number equivalent to the number set by the data shift instruction can be shifted between a data memory and an intermediate memory unit.例文帳に追加

データシフト命令とは、プロセッサユニットに当該データシフト命令によって、データブロックの形態でシフトすべきデータユニットの数を設定するものであると定義され、プロセッサユニットは、これがデータシフト命令に依存して、データシフト命令により設定された数に相応する数のデータユニットをデータメモリと中間メモリユニットとの間でシフトするように構成する。 - 特許庁

When it is in a burst mode, an address decoder 50 outputs internal address signals AN and ANB and block coding signals ANI-I and ANO-I, the data of plural memory cells connected to a same word lines W/L of memory cell blocks 61 to 64 are simultaneously read and a multiplexer 100, which is controlled by a decoding signal COS from a counter 40, successively outputs the data to the external.例文帳に追加

バーストモード時には、アドレスデコーダ５０が内部アドレス信号ＡＮ，ＡＮＢ及びブロックコーディング信号ＡＮＩ＿Ｉ，ＡＮＯ＿Ｉを出力することにより、メモリセルブロック６１〜６４の同じワードラインＷ／Ｌに接続する複数のメモリセルのデータが同時にリードされ、カウンタ４０からのデコーディング信号ＣＯＳにより制御されるマルチプレクサー１００により順次外部に出力される。 - 特許庁

A control circuit 11-1 of each of the memory blocks 1-1 to 1-N supplies a selection signal YSW1 to transistors 4-1a and 4-1b, and connects a bit line pair BL1 and BL1^- to the local buses 5-1 and 5-2 when the bit line pair BL1 and BL1^- of a memory block is specified by a decoded column address in a read operation.例文帳に追加

各メモリブロック１−１〜１−Ｎの制御回路１１−１は、リード動作において、デコードされた列アドレスにより、自身のメモリブロックのビット線対ＢＬ１、ＢＬ１￣が指定された場合、トランジスタ４−１ａ、４−１ｂに選択信号ＹＳＷ１を供給して、ビット線対ＢＬ１、ＢＬ１￣とローカルバス５−１、５−２とを接続する。 - 特許庁

A moving image decoding apparatus of the present invention has a scramble information memory means which memorizes scramble information which is position exchange information of a plurality of subdivision blocks which carry out subdivision of the macro block, and a descrambling means which carries out descrambling of the macro block information in a subdivision unit following scramble information memorized in the scramble information memory means.例文帳に追加

本発明の動画像復号化装置は、マクロブロックを細分した複数の細分ブロックの位置入替情報であるスクランブル情報を記憶するスクランブル情報記憶手段と、マクロブロックの情報を、スクランブル情報記憶手段に記憶されているスクランブル情報に従って、細分ブロック単位にデスクランブルするデスクランブル手段とを有する。 - 特許庁

This storage device constituted of a main recording medium (hard disk drive or the like), and the nonvolatile memory (flash memory or the like) used as the cache of the main recording medium, is provided with a block control part for dividing a cache area into a fixed area and a nonfixed area depending on fixation of the data and for changing dynamically blocks allocated to the respective areas.例文帳に追加

主記録媒体（ハードディスクドライブ等）、及び主記録媒体のキャッシュとして使われる不揮発性メモリ（フラッシュメモリなど）より構成される保存装置において、キャッシュ領域をデータの固定如何によって固定領域及び非固定領域に分け、これら各領域に割当てるブロックを動的に変更する、ブロック管理部を備える。 - 特許庁

One of main image information blocks 81 constituting main image information 80 stored on a memory card for a digital still camera is read, the main image information block 81 is stored on an optical disk, a thumbnail image information block 91 corresponding to this main image information block 81 is simultaneously generated, and stored in a semiconductor memory.例文帳に追加

デジタルスチルカメラ用のメモリーカードに記憶された主画像情報８０を構成する主画像情報ブロック８１のうちの１つを読み取り、この主画像情報ブロック８１を光ディスクに保存すると同時に、この主画像情報ブロック８１に対応するサムネイル画像情報ブロック９１を生成し、これを半導体メモリに蓄積する。 - 特許庁

This image recognition processor 20 which performs the recognition process of binarized image data has a memory 23 which stores the binarized image data, and a first binarized means 22 which divides the image data into a pixel blocks, consisting of a plurality of pixels and which binarizes the pixel block with an accumulated pixel value of the plurality of pixels and stores the value in the memory.例文帳に追加

２値化した画像データの認識処理を行う画像認識処理装置２０であって、前記２値化した画像データを格納するメモリ２３と、画像データを複数画素から成る画素ブロックに分割し、前記複数画素の累積画素値によって前記画素ブロックを２値化して前記メモリに格納する第一の２値化手段２２と、を有する。 - 特許庁

This memory system 1 includes: a nonvolatile memory 10 having a plurality of blocks each of which is a unit of data erasure; a measurement part 31 for measuring erasure time when data of each block are erased; and a block control part 30 for writing data supplied from at least the outside into a first block in an empty state of the oldest erasure time.例文帳に追加

メモリシステム１は、データ消去の単位であるブロックを複数個有する不揮発性メモリ１０と、各ブロックのデータが消去された消去時期を計測する計測部３１と、少なくとも外部から供給されるデータを、空き状態でありかつ消去時期が最も古い第１のブロックに書き込むブロック制御部３０とを含む。 - 特許庁

An address predecoding circuit 4 and a control signal generating circuit 6 are provided with a program circuit, so as to lower the power consumption by activating only an irreducible memory block 2 for use, wherein page length is not necessary and activate a desired number of memory blocks for use in which page length is required.例文帳に追加

ページ長を必要としない用途に適用される場合には、最小限のメモリブロック（２）のみ活性化することで低消費電力化を図り、ページ長を必要とされる用途に適用される場合には、それに応じて所望の個数のメモリブロック（２）を活性化するようアドレスプリデコーダ回路（４）および制御信号発生回路（６）にプログラム回路を設ける。 - 特許庁

A moving image coding apparatus of the present invention has a scramble information memory means which memorizes scramble information which is position exchange information of a plurality of subdivided blocks which carry out subdivision of a macro block, and a scramble means which performs scrambling of the macro block information in a subdivision block unit following scramble information memorized in the scramble information memory means.例文帳に追加

本発明の動画像符号化装置は、マクロブロックを細分した複数の細分ブロックの位置入替情報であるスクランブル情報を記憶するスクランブル情報記憶手段と、マクロブロックの情報を、スクランブル情報記憶手段に記憶されているスクランブル情報に従って、細分ブロック単位にスクランブルするスクランブル手段とを有する。 - 特許庁

By using a material capable of sufficiently reducing an OFF-state current of a transistor such as an oxide semiconductor material that is a wide bandgap semiconductor for a transistor of a memory part of a programmable switch for controlling wiring connections among individual logic blocks, the transistor is configured.例文帳に追加

各論理ブロック間の配線接続を制御するプログラマブルスイッチのメモリ部のトランジスタに、トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワイドバンドギャップ半導体である酸化物半導体材料を用いて当該トランジスタを構成する。 - 特許庁

Unnecessary consumption power is prevented by constituting a buffer memory provided to a network interface with not a single RAM block but a plurality of RAM blocks and controlling to stop the supply clock to an unnecessary RAM block.例文帳に追加

ネットワークインタフェースに設けられるバッファメモリを１つのＲＡＭブロックではなく、複数のＲＡＭブロックで構成し、通信速度によって、必要のないＲＡＭブロックへの供給クロックを停止させるという制御を行うことにより、不必要な電力消費を防止する。 - 特許庁

An MPEG decoder (14, 18, 22) decodes and decompresses MPEG coded data to produce decompressed image pixel blocks, and includes a motion compensation network 90, ... coupled to a frame memory (60) to produce finally decoded pixel data for display.例文帳に追加

ＭＰＥＧデコーダ（１４，１８，２２）はＭＰＥＧ符号化されたデータを復号し、圧縮解除して圧縮解除されたイメージ画素ブロックを作成し、フレーム・メモリ６０に結合されて最終的に復号された画素データを表示用に作成する動き補償ネットワーク９０…を含む。 - 特許庁

A controller 308B allows a memory device with a standard SDRAM interface to provide access to both SDRAM 304 and flashes 306A, 306B, and invalidates the SDRAM in one or more designated blocks 320A, 320B of an SDRAM address space.例文帳に追加

コントローラ３０８Ｂは、標準的なＳＤＲＡＭインターフェースを有するメモリ・デバイスがＳＤＲＡＭ３０４とフラッシュ３０６Ａ，３０６Ｂへのアクセスを与えることを可能にし、ＳＤＲＡＭアドレス空間の１つ以上の指定ブロック３２０Ａ，３２０ＢにおいてＳＤＲＡＭを無効にする。 - 特許庁

The memory controller 1 accesses blocks in a second block group stored in the third and fourth memories 30, 40 by supplying the first and second peculiar addresses (ADA, ADB) different from each other in second timing to activate a second chip select signal (CS1).例文帳に追加

また、第２のチップセレクト信号（ＣＳ１）を活性化する第２のタイミングにおいて、互いに異なる第１および第２の固有アドレス（ＡＤＡ、ＡＤＢ）を供給することで、第３および第４のメモリ３０、４０に格納された第２のブロック群のブロックにアクセスする。 - 特許庁

A physical file management part 105 in the nonvolatile storage device 120A has a physical file management table 106 for managing the correspondence of physical block numbers of a nonvolatile memory 110 and file IDs, a block status identifying whether physical blocks are used/unused, and the like.例文帳に追加

不揮発性記憶装置１２０Ａ内のファイル物理管理部１０５は、不揮発性メモリ１１０の物理ブロック番号と該ファイルＩＤとの対応関係や、物理ブロックの使用／未使用などを識別するブロックステータス等を管理するファイル物理管理テーブル１０６を備える。 - 特許庁

The image processing apparatus reads compressed data in the unit of blocks each comprising 8×8 pixels from a flash ROM 30 for storing compressed data of an output image and applies expansion processing to the data, applies resolution conversion (reduction) in the unit of the block and stores the reduced output image to a work memory 16.例文帳に追加

出力画像の圧縮データを記憶するフラッシュＲＯＭ３０から８×８画素のブロック単位の圧縮データを読み出して伸張処理し、これをブロック単位で解像度変換（縮小）して出力画像の縮小画像をワークメモリ１６に保存する。 - 特許庁

When file creation or the like necessitates a new area for recording data in a logical block, a CPU 11 and a memory 12 allocates a logical block of a necessary size by a 32KB unit, which is at least a common multiple of two blocks from a free area.例文帳に追加

ファイルの作成などにより論理ブロック上で新たにデータを記録する場所が必要になると、ＣＰＵ１１及びメモリ１２により、空きエリアから２つのブロックの最小公倍数である３２ＫＢ単位で必要なサイズ分の論理ブロックが割り付けられる。 - 特許庁

The character decision part 33 compares and collates the maximum loop number and loop position information extracted by the loop detection part 31 and the size information on the projection blocks extracted by the divisional projection part 32 with the character decision dictionary in the decision dictionary memory 34 to decide the character.例文帳に追加

文字判定部３３は、ループ検出部３１で抽出された最大ループ数とループ位置情報と、分割投影部３２で抽出された投影ブロックの大きさ情報とを判定辞書メモリ３４の文字判定辞書と比較照合し、文字を判定する。 - 特許庁

Both of the TFTs 122 and 124 (126, 128) among these turn on when an X selection line 211 and a Y selection line 311 corresponding to the pixel blocks to which the line themselves belong, are selected between a bit line 215 (complementary bit line 216) and the memory circuit 30.例文帳に追加

このうち、ＴＦＴ１２２、１２４（１２６、１２８）は、ビット線２１５（相補ビット線２１６）とメモリ回路３０との間にて、自身が属する画素ブロックに対応するＸ選択線２１１およびＹ選択線３１１が選択されたときに双方ともオンとなる。 - 特許庁

An intra 4×4 prediction circuit 14 applies intra 4×4 prediction to 4×4 pixel blocks by each prediction mode, an intra 4×4 cost calculation circuit 15 calculates a cost of each prediction mode, determines a prediction mode, stores the result to a cost accumulation memory 17, and outputs a prediction signal.例文帳に追加

イントラ４×４予測回路１４は４×４画素ブロックを各予測モードでイントラ予測し、イントラ４×４コスト計算回路１５が各予測モードのコスト値を計算して予測モードを決定してコスト値累積メモリ１７に記憶し、予測信号を出力する。 - 特許庁

To provide a semiconductor device that realizes a signal transmission system whose noise and power consumption alike are small and which is suitable for high speed signal transmission between physically separated blocks or a small sense circuit which is suitable to read memory storage information and is high in speed and highly reliable.例文帳に追加

ノイズ、消費電力ともに小さく、物理的に離れたブロック間の高速信号伝送に適した信号伝送方式、あるいはメモリ記憶情報の読出しに適した高速、高信頼の微少信号センス回路を実現できる半導体装置を提供する。 - 特許庁

A frame memory 2 stores each frame of consecutive image data from an imaging device 1, and with one frame of image data stored therein as a source image, a first arithmetic unit 3 sets a plurality of small blocks so that an area corresponding to each small block is located on the next frame.例文帳に追加

撮像装置１からの画像データをフレームごとにフレームメモリ２に記憶し、ここに記憶された１フレームの画像データを原画像として、第１の演算装置３で複数の小ブロックを分割し、次のフレームから各小ブロックと対応する領域を特定する。 - 特許庁

The programming of data is executed by the write units which are less than blocks as erasure units, and not less than pages as program units in the flash type EEPROM memories, and the conversion table of a logical address and a physical address by the write units is stored in the ferroelectric memory.例文帳に追加

上記フラッシュ型ＥＥＰＲＯＭメモリには、イレーズ単位であるブロックより小さく、プログラム単位であるページ以上のライト単位でデータのプログラムを行い、上記強誘電体メモリには、上記ライト単位の論理アドレスと物理アドレスの変換テーブルを記憶する。 - 特許庁

An address cache 128 associates cache blocks including texture addresses of word unit outputted from a depth test unit 125, with a correction flag indicating by word whether or not texture cache block unit addresses and texture addresses of word unit consisting of the cache block are texture addresses which are needed to correct the texture addresses stored in an address memory 104 corresponding to the texture addresses of word unit, and temporarily stores the chace blocks.例文帳に追加

アドレスキャッシュ１２８は、デプステスト部１２５から出力されたワード単位のテクスチャアドレスを含むキャッシュブロックと、テクスチャキャッシュブロック単位アドレス、および、そのキャッシュブロックを構成するワード単位のテクスチャアドレスが、そのテクスチャアドレスに対応するアドレスメモリ１０４に記憶されているテクスチャアドレスを修正する必要があるテクスチャアドレスであるかどうかをワード単位で表す修正フラグとを対応付けて、一時的に記憶する。 - 特許庁

A block assignment management object 1a divides data areas of each memory into pluralities of blocks each having a same fixed size, manages the data areas by block unit, assigns an optional number of optional blocks to each data and sets flexibly a data capacity by increasing/decreasing the assigned numbers so as to efficiently change a system capacity of the exchange in operation.例文帳に追加

ブロック割り当て管理オブジェクト１ａにより、各メモリ上のデータエリアを、それぞれ同一固定サイズの複数ブロックに分割し、そのブロックを単位としてデータエリアを管理し、各データに対し、任意のブロックを任意の数、割り当て、その割当て数を増減することにより、データ容量の柔軟な設定を行なうことを可能とし、運用中における交換機の方式容量の変更を効率的に行なう。 - 特許庁

A data recording device for the recording medium having a flash memory allowing writing of data with a block comprising a prescribed number of bytes as a unit, and having a function to use a part of all the blocks as the alternative block for a defect block not capable of being written with normal data transmits the data to the recording medium as a part of a data file with a data amount corresponding to a prescribed number of blocks as a writing unit.例文帳に追加

所定数のバイトからなるブロックを単位としてデータの書き込みが可能なフラッシュメモリを有し、全ブロックのうちの一部を正常なデータの書き込みができなくなった不良ブロックの代替ブロックとして用いる機能を有する記録媒体のためのデータ記録装置は、所定数のブロックに対応するデータ量を書き込み単位として、データファイルの一部としてデータを記録媒体へ送信する。 - 特許庁

In the NAND flash memory device which includes a number of cell blocks including many cell strings, and a number of X decoders constituted of many high voltage transistors to apply predetermined voltages to word lines in the cell block, when an erasing operation is performed to erase one of the cell blocks, leakage prevention voltages are applied to the wells of the high voltage transistors in many X decoders.例文帳に追加

多数のセルストリングを含む多数のセルブロックと、前記セルブロック内のワードラインに所定の電圧を印加するために多数の高電圧トランジスタから構成された多数のＸデコーダとを含むＮＡＮＤフラッシュメモリ素子において、前記セルブロックの中のいずれか一つのブロックを消去するための消去動作の際に多数の前記Ｘデコーダ内の前記高電圧トランジスタのウェルに漏れ防止電圧を印加する。 - 特許庁

In an information recording and reproducing method which partitions a recording area of a memory card into physically small pages, partitions off these pages into physical blocks collecting the two or more pages, and reads/writes information from/into the memory card by each block, a logical address added to the physical block is recorded duplicately on each page in the block with an individual parity bit added to the page.例文帳に追加

メモリカードの記録領域を物理的に小さいページに区分けするとともに、これらのページを複数ページまとめた物理的なブロックに区分けし、該ブロック毎にメモリカードに対する情報の読み書きを行う情報記録再生方法において、物理的なブロックに付される論理アドレスを、そのブロック内の各ページにそれぞれパリティビットを付加して重複記録する。 - 特許庁

A search area 110 in a reference frame set to an encoding block 101 in a current frame to which compression coding processing is applied is also shared in common by an encoding block 102 as shown in Fig. to get the transfer of data from the external memory to the internal memory done in one transfer, the data being located in a searching area to detect motion vectors of the two encoding blocks 101, 102.例文帳に追加

圧縮符号化処理を行う現フレーム内の符号化ブロック１０１に対して設定する参照フレーム内の探索領域１１０を、図に示すように、符号化ブロック１０２にも共有させることによって、二つの符号化ブロック１０１、１０２の動きベクトルを検出するための探索領域の外部メモリから内部メモリへのデータ転送を一回で済ますことができる。 - 特許庁

Therefore, in this device, efficiency of a memory chip is improved by dividing plural memory banks into input/output sense amplifier blocks, pairs of wide band input/output lines are crossed and addressing of a bank is made easy by arranging input/output line transmitting transistors and sense amplifier driving transistors alternately, then high speed operation margin can be improved.例文帳に追加

したがって、本発明では入出力センス増幅器ブロックに複数のメモリバンクを分割することによりメモリチップ能率を改善して、入出力ライン伝達トランジスタとセンス増幅器駆動トランジスタの配置領域を交互で配置することにより広域入出力ライン対を交差してバンクのアドレッシングを容易にして、高速動作マージンを改善することができる。 - 特許庁

More specifically, the synchronous DRAM includes: a memory array containing at least first and second column blocks being divided by a column address; the first bit line sense amplifier being composed so that data outputted from the first column block of the memory cell array are sensed; and a second bit line sense amplifier being composed so that data outputted from the second column block are sensed.例文帳に追加

より具体的に、同期式ＤＲＡＭはカラムアドレスにより分けられる少なくとも第１カラムブロックと第２カラムブロックとを含むメモリセルアレイ、メモリセルアレイの第１カラムブロックから出力されるデータをセンシングするように構成された第１ビットラインセンスアンプ及びメモリセルアレイの第２カラムブロックから出力されるデータをセンシングするように構成される第２ビットラインセンスアンプを含む。 - 特許庁

The data management system memory part 2 comprises a volatile or nonvolatile memory element rewritable to the same address, and has an area (a control information table) storing management information about sectors constituting the erasure blocks and an area (a data tag table) storing distinction information distinguishing the data that is a target of the data processing request, data storage place information and its state information.例文帳に追加

データ管理システムメモリ部２は、揮発性または不揮発性の同一アドレスに対して書き換え可能なメモリ素子からなり、消去ブロックを構成するセクタの管理情報を格納する領域（制御情報テーブル）と、データ処理要求の対象となるデータを識別する識別情報、データの格納場所情報とその状態情報を格納する領域（データタグテーブル）を有する。 - 特許庁

When a deletion command and an address are issued from a host system 300 and it is detected that the address designates a boot block, the boot block flash memory control circuit 303 outputs the address of the boot block and a deletion command for deleting a plurality of boot blocks.例文帳に追加

ブートブロックフラッシュメモリ制御回路３０３は、ホストシステム３００から消去コマンドおよびアドレスが発行されたときに、そのアドレスがブートブロックを指定していることを検出すると、複数のブートブロックの消去を行うためにブートブロックのアドレスおよび消去コマンドを出力する。 - 特許庁