「memory blocks」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

A memory control & selector 103 divides image data into a plurality of image blocks, and distributes each image block to a first compression/decompression circuit 105-1 to Nth compression/decompression circuit 105-N.例文帳に追加

メモリ管理＆セレクタ１０３は画像データを複数の画像ブロックに分割し、各画像ブロックを第１圧縮伸張回路１０５−１から第Ｎ圧縮伸張回路１０５−Ｎに振り分ける。 - 特許庁

To provide a semiconductor device with a relief circuit capable of performing a high-speed operation and having high relief efficiency, when a shift saving system is applied to a memory cell array divided into a plurality of unit blocks.例文帳に追加

複数の単位ブロックに分割されたメモリセルアレイにシフト救済方式を適用する場合、高速動作が可能で救済効率が高い救済回路を備えた半導体装置を提供する。 - 特許庁

The page in the block is divided into a plurality of sub-blocks, and a storing order is changed by a unit of each group, thus the flash memory system 1 can be improved in its rewriting efficiency.例文帳に追加

このようにブロック内のページを複数のサブブロックに分割して、各グループ単位で記憶順序を変更することによって、フラッシュメモリシステム１は、その書替効率を向上させることができる。 - 特許庁

When a rearrangement memory 102 stores signals, a vector detection means 112 selects inter-frame coding or in-frame coding for all blocks of (N-1) frames to be processed.例文帳に追加

並べ替えメモリ１０２に信号が蓄えられた時点で、ベクトル検出手段１１２において処理を行うＮ−１フレームの全ブロックについてフレーム間符号化もしくはフレーム内符号化の選択を行う。 - 特許庁

After iteratively performing such processing, a plurality of thumbnail image information blocks 91 stored in the semiconductor memory are coupled to generate thumbnail image information 90, and stored on the optical disk.例文帳に追加

このような処理を繰り返して行った後、半導体メモリに蓄積された複数のサムネイル画像情報ブロック９１を結合し、サムネイル画像情報９０を生成し、これを光ディスクに保存する。 - 特許庁

The dummy cell contact pad blocks liquid and gas infiltrating through a void and prevents corrosion of the cell contact pad and raise of resistance, and thereby a method of manufacturing the miniaturized reliable semiconductor memory device is provided.例文帳に追加

ダミーのセルコンタクトパッドがボイドを通って侵入する液、ガスを阻止し、セルコンタクトパッドの腐食、高抵抗化を防止することで、微細化された、高信頼性の半導体記憶装置の製造方法が得られる。 - 特許庁

Contracted images having contracted image sizes are stored in the image memory 16a by conducting such extraction processing and storage processing to all picture-element blocks constituting the image.例文帳に追加

このような抽出処理及び記憶処理を、画像を構成するすべての画素ブロックに対して行うことによって、画像メモリ１６ａには、画像サイズが縮小した縮小画像が記憶される。 - 特許庁

Then, the output circuit outputs data from the plurality of blocks, first data transmitted fastest from the memory block, in fixed order in synchronization with both edges of a clock.例文帳に追加

上記出力回路は、上記複数メモリブロックのうち最も速くデータが伝えられるメモリブロックからのデータを最初にして上記クロックの両エッジに同期して上記固定順序でシリアルに出力させる。 - 特許庁

A column selection circuit is arranged in each of the memory cell array blocks, row addresses are finally decoded resting on the predecode signals, and a sense amplifier (not shown) is connected to an I/O wire.例文帳に追加

各メモリセルアレイブロックにはカラム選択回路が配置されており、出力されたプリデコード信号に基づいて列アドレスの最終的なデコードを行い、図示しないセンスアンプとＩ／Ｏ線を接続する。 - 特許庁

A block deleting processing unit b14 selects and deletes data blocks each of which is formed by dividing continued data and stored in a memory b11 based on information showing providing frequency of each data block.例文帳に追加

ブロック削除処理部ｂ１４は、連続したデータを分割したデータブロックであって記憶部ｂ１１が記憶するデータブロックを、データブロック各々の提供頻度を示す情報に基づいて選択して削除する。 - 特許庁

The semiconductor device 1 for evaluating the reliability is configured to include circuit blocks each provided with a plurality of memory circuits 10 each configured with a plurality of circuit elements 11, 12, 13, including a flip-flop 12.例文帳に追加

フリップフロップ１２を含む複数の回路素子１１，１２，１３を備えて構成されるメモリ回路１０が複数配列された回路ブロックを備えて信頼性評価用半導体装置１が構成される。 - 特許庁

To provide a non-volatile semiconductor memory in which the erasion of blocks is normally realized and the influence of disturbance is suppressed as much as possible even if there exists a dispersion of erasion characteristics per sector.例文帳に追加

セクタ毎の消去特性にばらつきがあっても、ブロック消去を正常に実現し、かつディスターブの影響をできるだけ小さくすることが可能な不揮発性半導体記憶装置を提供する。 - 特許庁

To allocate resources such as an envelope generator (GE) and a memory used in each block in a rearrangeable state when a microprogram of a DSP, etc., is divided into blocks actualizing different processes.例文帳に追加

ＤＳＰ等のマイクロプログラムを、各々異なる処理を実現するブロック毎に分割する際、各ブロック内で用いられるエンベロープジェネレータ(ＥＧ)、メモリ等のリソースを再配置可能な状態で割り当てる。 - 特許庁

The nonvolatile memory 15 is divided into a plurality of blocks, and allocation information 15a for discriminating each of the divided regions is allocated to the divided region.例文帳に追加

不揮発性メモリ１５は、複数の領域に分割されてブロック化されており、分割された各分割領域には、その各分割領域を識別するための割付情報１５ａが割り付けられている。 - 特許庁

This semiconductor memory is constituted by arranging blocks 10 having a plurality of sections operated independently mutually in the direction of X (column) and Y (row) of a chip respectively.例文帳に追加

本発明に係る半導体記憶装置は、互いに独立して動作する複数のセクションを有するブロック１０を、チップのＸ（カラム）方向およびＹ（ロー）方向にそれぞれ複数個ずつ配置して構成されている。 - 特許庁

The memory cell array blocks are formed in the first well group of the semiconductor substrate and the longitudinal direction of the first well group coincides with a direction D2 in which the word lines and the control gate lines are extended.例文帳に追加

メモリセルアレイブロックは、半導体基板の第１のウェル群に形成され、第１のウェル群の長手方向は、複数のワード線及び複数のコントロールゲート線が延びる方向Ｄ２と一致する。 - 特許庁

Next, luminance values of respective blocks of the image when the stroboscopic light is emitted and the image before the light emission, that are stored in the memory 102, are calculated, and a combination ratio is calculated on the basis of the luminance values.例文帳に追加

次に、メモリ１０２に記憶されたストロボ光を発光した時の画像及び発光前の画像の各ブロックの輝度値を算出し、これらの輝度値に基づいて合成比率を算出する。 - 特許庁

RAM has a fist storage area 91 being a dynamic loading area and the program codes stored for each of the blocks in the flash memory group are exclusively loaded in a first storage area 91.例文帳に追加

そしてＲＡＭは動的ロードエリアである第１の格納領域９１を有しており、第１の格納領域９１にはフラッシュメモリ群にブロック毎に格納されていたプログラムコードが排他的にロードされる。 - 特許庁

Blocking is advanced by a program preserved inside the flash memory, rotation is advanced on the basis of the blocks, a preserved address is scrambled and the data inside an original address are preserved inside a new address after the rotation.例文帳に追加

フラッシュメモリー内に保存したプログラムでブロック化を進め、これらブロックを基礎にして回転を進め、保存したアドレスをスクランブルして、オリジナルアドレス内のデータを回転後の新アドレス内に保存する。 - 特許庁

To provide an optical disk recording system for minimizing time required for data transfer by performing optimal transfer control, corresponding to the number of empty blocks in a buffer memory in an optical disk recorder.例文帳に追加

光ディスク記録装置において、バッファメモリ内の空きブロック数に応じた最適な転送制御を行い、データ転送に要する時間を最小限にする光ディスク記録システムを実現すること。 - 特許庁

A color component dividing/rotating part 3 divides the image data for the portion of one block unit, which is read from an image memory 1 by a block dividing part 2, by each color component, so as to form color component blocks.例文帳に追加

色成分分割・回転部３は、ブロック分割部２で画像メモリ１から読み出した１ブロック単位分の画像データを、それぞれの色成分ごとに分割して色成分ブロックを形成する。 - 特許庁

By division into the plurality of blocks 1b, the number of rewriting of data per sector 1a is increased by N times compared to a conventional method, and the number of deletion is 1/N times, thus lengthening the service life of the flash memory 1.例文帳に追加

また、複数のブロック１ｂに分割することにより、セクタ１ａ当たりのデータ書換回数は従来に比しＮ倍に増へ、消去回数は１／Ｎとなり、フラッシュメモリ１の寿命を延ばす。 - 特許庁

Therefore, in the nonvolatile semiconductor memory, it becomes profitable remarkably in layout aspect more than a comparative example by the fact that upper bit lines and lower bit lines share voltage control blocks.例文帳に追加

したがって、本発明の不揮発性半導体メモリ装置では、上部のビット線と下部のビット線が電圧制御ブロックを共有することにより、レイアウトの面で比較例より著しく有利になる。 - 特許庁

To manage the correspondence relation of a logical page (LP) in a nonvolatile memory composed of physical blocks (PB) including a plurality of physical pages (PP) and the PP by writing simple information in each PP.例文帳に追加

物理ページ（ＰＰ）を複数個含む物理ブロック（ＰＢ）からなる不揮発性メモリにおける論理ページ（ＬＰ）とＰＰの対応関係を、それぞれのＰＰに簡易な情報を書き込むことにより管理する。 - 特許庁

Rear blocks 32, 33 for carrying out actual image processing are connected in parallel with a front block 31, each output is individually processed, and then finally one image is constituted and stored in an external memory as a file.例文帳に追加

フロントブロック３１に実際の画像処理を行うリアブロック３２，３３を並列接続し、各出力を個別に処理したうえで最終的に１つの画像を構成し、ファイルとして外部メモリに記憶する。 - 特許庁

When the power is turned on, the wiring information of the magnetic memory elements MTJ1 to MTJn are latched by latch elements LT1 to LTn and output to a switch circuit 6 for interconnecting logic blocks.例文帳に追加

電源投入時には、磁気記憶素子ＭＴＪ１〜ＭＴＪｎの接続情報がラッチ素子ＬＴ１〜ＬＴｎにラッチされ、論理ブロックを相互に接続するためのスイッチ回路６に出力される。 - 特許庁

In any block 22, in a period in which read-out or write-in of data is performed, refreshment of a memory cell selected by a word line of the (n)th row is performed in residual all other blocks 22.例文帳に追加

あるブロック２２において、データの読み出しまたは書き込みが行われている期間中に、残り全ての他のブロック２２において、第ｎ行のワード線により選択されるメモリセルのリフレッシュが行われる。 - 特許庁

An arithmetic processing unit, which comprises a plurality of vector pipelines 121 to 124 that exchange data with a data memory 2 comprising a plurality of simultaneously accessible memory blocks bank 0 to bank 3, specifies a stride access to the data memory using a first parameter that determines the data size of a basic pattern and a second parameter that determines the number of valid data items in the basic pattern.例文帳に追加

同時アクセス可能な複数のメモリブロックｂａｎｋ０〜ｂａｎｋ３を有するデータメモリ２との間でデータを遣り取りする複数のベクトルパイプライン１２１〜１２４を有する演算処理装置であって、前記データメモリに対するストライドアクセスを、基本パターンのデータサイズを決める第１パラメータと、該基本パターンにおける有効なデータ数を決める第２パラメータで規定する。 - 特許庁

To provide a memory controller, a flash memory system therewith, and a method for controlling the flash memory whereby when a block with new data (rewritten data) written therein and another block with old data (data yet to be rewritten) written therein coexist, a determination can be made as to which of the blocks has the newest data (valid data) written therein.例文帳に追加

新たなデータ（書替後のデータ）が書込まれているブロックと、古いデータ（書替前のデータ）が書込まれているブロックが並存した場合に、いずれのブロックに書込まれているデータが最新のデータ（有効なデータ）であるかを判断できるようにしたメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法を提供する。 - 特許庁

Defective block information containing physical block addresses of all congenital defective blocks within the flash memory mounted on the memory card is registered as information for specifying the memory card.例文帳に追加

メモリカードに搭載されたフラッシュメモリ内にある全ての先天性不良ブロックの物理ブロックアドレスを含む不良ブロック情報を、メモリカードを特定するための情報として登録しておき、メモリカードの特定を行うときには、特定対象のメモリカードから不良ブロック情報を読み出し、読み出した不良ブロック情報と登録されている不良ブロック情報とを比較する。 - 特許庁

The memory block B is equipped with: multiple memory cells C provided in matrix configuration; multiple sub bit lines BL provided for each column; multiple word lines WL provided for each column and row, and common to the multiple memory blocks B; and a switch circuit SC for connecting a corresponding main bit line GL to any of the multiple sub bit lines BL.例文帳に追加

メモリブロックＢは、行列状に設けられた複数のメモリセルＣと、列ごとに設けられた複数の副ビット線ＢＬと、列及び行ごとに設けられ、複数のメモリブロックＢに共通である複数のワード線ＷＬと、対応する主ビット線ＧＬを複数の副ビット線ＢＬのいずれかに接続するスイッチ回路ＳＣとを備える。 - 特許庁

Plural memory cells are divided into blocks of one or more, memory cells in each block are provided on the same semiconductor substrate 10, and a memory cell is composed of a field effect transistor having a source 14a, a drain 14b, a floating gate 16, and a control gate 18, and their sources are commonly coupled so as to be connected electrically.例文帳に追加

複数のメモリセルは１以上のブロックに分割され、各ブロック内のメモリセルは、同一の半導体基体１０上に設けられ、ソース１４ａ・ドレイン１４ｂ、浮遊ゲート１６および制御ゲート１８を有する電界効果トランジスタによりそれぞれ構成され、それらのソースが互いに電気的に接続されるように共通に繋がっている。 - 特許庁

The memory blocks 2 are formed by laminating memory cell arrays MA including a plurality of bit lines BL, a plurality of word lines WL formed to cross the plurality of bit lines BL, and memory cells MC each arranged on a crossing point of the bit line and word line with one end connected to the bit line and the other end connected to the word line.例文帳に追加

メモリブロック２は、複数のビット線ＢＬ、複数のビット線ＢＬと交差するように形成された複数のワード線ＷＬ、ビット線ＢＬとワード線ＷＬとの各交差部に配置され、一端がビット線ＢＬに他端がワード線ＷＬにそれぞれ接続されたメモリセルＭＣを含むメモリセルアレイＭＡが積層されて構成されている。 - 特許庁

In this memory storage system including a main memory and at least one memory device, a method to manage a permanent storage area includes a step to hold a header including the size of each block and allocation states in the permanent storage area for a plurality of blocks and a step to hold at least one data structure in the main memory to allocate the permanent storage area and to release the allocation.例文帳に追加

主メモリ及び少なくとも１つのディスク・メモリ装置を含むメモリ記憶システムにおいて、永続的記憶域を管理する方法が、複数のブロックに対して、各ブロックのブロック・サイズ及び割当て状況を含むヘッダを永続的記憶域内に保持するステップと、永続的記憶域を割当て及び割当て解除するために、主メモリ内に少なくとも１つのデータ構造を保持するステップとを含む。 - 特許庁

In this unit, pixel data corresponding to each pixel is input in the order of blocks, and an address is generated corresponding to a positional relationship between the pixel corresponding to the input pixel data and an image indicated by the pixel data stored in the memory, and the input pixel data is stored in the memory at the generated address.例文帳に追加

本発明のユニットは、各画素に対応する画素データがブロックの順に入力し、入力する画素データに対応する画素と、メモリへ格納後の画素データの示す画像との位置関係に応じたアドレスを生成し、生成したアドレスに、入力した画素データをメモリに格納する。 - 特許庁

The comparison part 30 performs first comparison processing for determining whether or not all of the memory data match one another, and second comparison processing for determining whether or not the memory data of each of the plurality of blocks match the register data written in the register associated with the block.例文帳に追加

比較部３０は、全てのメモリーデータが一致するか否か判定するための第１の比較処理と、複数のブロックの各ブロックについて当該ブロックのメモリーデータと当該ブロックに対応づけられたレジスターに書き込まれたレジスターデータとが一致するか否かを判定するための第２の比較処理を行う。 - 特許庁

Address conversion sections corresponding to each of the memory blocks generate each of second refresh address signals having different values for each memory block based on the first refresh address signal, and change combination patterns of the values of the second refresh address signals for each of a predetermined number of refresh operations.例文帳に追加

メモリブロックにそれぞれ対応するアドレス変換部は、第１リフレッシュアドレス信号に基づいてメモリブロック毎に値が異なる第２リフレッシュアドレス信号をそれぞれ生成するとともに、第２リフレッシュアドレス信号の値の組み合わせパターンを所定数のリフレッシュ動作毎に変更する。 - 特許庁

The flash memory device has an error correction circuit and a block management means, and after the remaining count of preliminary blocks reaches a threshold set for the block management means, the flash memory device corrects error data having bit errors, sends out the error-corrected data to a host, and refreshes a block in which the error has occurred.例文帳に追加

フラッシュメモリデバイスにエラー訂正回路とブロック管理手段とを設け、予備ブロックの残数がブロック管理手段に設定された閾値に至った後は、ｂｉｔエラーのあったデータをエラー訂正してホストに送出するとともに、該エラーを生起したブロックをリフレッシュする。 - 特許庁

In a multi-bank semiconductor memory device and an arranging method for an input/output line, the device comprises plural memory banks, an input/output sense amplifier block, plural input/output sense amplifiers, plural column decoder blocks, plural pairs of local input/output lines, and plural pairs of wide band input/output lines.例文帳に追加

マルチバンクメモリ装置及び入出力ライン配置方法に係り、特に本発明の装置は複数のメモリバンク、入出力センス増幅器ブロック、複数の入出力センス増幅器、複数のコラムデコーダブロック、複数の局所的入出力ライン対、複数の広域入出力ライン対を含む。 - 特許庁

Because of sharing of a pair of row control circuits 16, the two memory cell blocks 34 can make a footprint of the row control circuit 16 smaller by a portion of a circuit area of the SG transfer gate 46 in comparison with a configuration preparing a pair of row control circuits for each memory cell block 34.例文帳に追加

２個のメモリセルブロック３４は、一対のロウ制御回路１６を共有するため、各メモリセルブロック３４に対して一対のロウ制御回路を設ける構成に比べて、ＳＧトランスファーゲート４６の回路面積分だけロウ制御回路１６の設置面積を小さくできる。 - 特許庁

To provide a storage area update apparatus capable of switching to new information quickly without deleting a memory block in use and overwriting by switching so that a plurality of memory blocks are used, a part of them are updated, and an updated area is used.例文帳に追加

複数のメモリブロックを利用し、一部のメモリブロックを更新し、更新された領域を使用するように切り替えるため、そのまで使用しているメモリブロックを消去して書き換えることなく、迅速に新しい情報に切り替えることが出来る記憶領域更新装置を提供する。 - 特許庁

When one macro block consists of 16×16 pixels (bytes) and macro blocks are stored in a frame memory consisting of a DRAM(dynamic random access memory) or the like, addresses are successively assigned in the ascending order, for example, addresses 0000 to 0255 are assigned to a first macro block and addresses 0256 to 0512 are assigned to a second macro block.例文帳に追加

１マクロブロックが１６×１６ピクセル（byte）で構成され、そのマクロブロックをDRAMなどから構成されるフレームメモリに記憶させる際、第１マクロブロックは、アドレス００００乃至０２５５に、第２マクロブロックは、アドレス０２５６乃至０５１２といったふうに、順次、昇順にアドレスが割り振られ、記憶されていく。 - 特許庁

The memory is also provided with a switch control circuit 10 turning off the boosting power source switch SWi corresponding to the other blocks excluding a voltage detecting circuit 9 detecting decline of a voltage level of the power source line 8 and a block in which the memory cell array 1 is selected by an output of this voltage detecting circuit 9.例文帳に追加

電源線８の電圧レベル低下を検知する電圧検出回路９と、この電圧検出回路９の出力によりメモリセルアレイ１の選択されているブロックを除き、他のブロックに対応する昇圧電源スイッチＳＷｉをオフにするスイッチ制御回路１０が設けられている。 - 特許庁

In a memory circuit having a plurality of blocks having a plurality of regular sectors and spare sectors, each sector has a plurality of memory cells, when a regular sector in a first block is defective, the defective regular sector is replaced by a spare sector in a second block.例文帳に追加

複数のレギュラーセクタとスペアセクタを有するブロックを複数有するメモリ回路において、各セクタは複数のメモリセルを有し、第１のブロック内のレギュラーセクタが不良を有する場合、当該不良レギュラーセクタが第２のブロック内のスペアセクタに置き換えられることを特徴とする。 - 特許庁

The waveform observing apparatus includes measuring units 23 composed of terminal blocks 25 for receiving wiring conductors from measuring instruments and measuring modules 230 for converting measurement data received from the measuring instruments through the terminal blocks 25 into digital signals, and stores the measurement data received from the measuring units 23 on a memory 30 and performs the waveform display of the data on a display 224.例文帳に追加

計測機器からの配線を受け付ける端子台25と、端子台25を介して計測機器から受け取った計測データをデジタル信号に変換する計測モジュール230とからなる計測ユニット23を備え、計測ユニット23から受け取った計測データをメモリ30に保存すると共にディスプレー224に波形表示する波形観測装置である。 - 特許庁