「memory blocks」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

The incorporated equipment includes a refresh execution part (CPU 1, SDRAM 4) which refreshes programs stored so as to be divided into readable/writable fixedly sized blocks of a non-volatile memory, in the non-volatile memory.例文帳に追加

提案する組み込み機器は、前記不揮発性メモリのリード／ライト可能な固定サイズのブロックに分割して格納された前記プログラムを、前記不揮発性メモリ内でリフレッシュするリフレッシュ実行部（ＣＰＵ１、ＳＤＲＡＭ４）、を有する。 - 特許庁

Data from a memory block in which data can be transmitted most quickly out of the plurality of memory blocks is output initially, and they are output in serial in the fixed order synchronizing with the both edge of the clock.例文帳に追加

上記出力回路は、上記複数メモリブロックのうち最も速くデータが伝えられるメモリブロックからのデータを最初にして上記クロックの両エッジに同期して上記固定順序でシリアルに出力させる。 - 特許庁

To transmit/receive large amounts of data by using a DDR memory interface, and to shorten the reading (read) latency, concerning a pseudo DDR memory interface circuit for achieving a high speed interface between signal processing blocks.例文帳に追加

信号処理ブロック間での高速インタフェースを実現する擬似ＤＤＲメモリインタフェース回路に関し、ＤＤＲメモリインタフェースを用い、大量データの送受信を可能にし、かつ読み出し（リード）レイテンシを短縮する。 - 特許庁

To provide a semiconductor integrated circuit device including a non-volatile memory with a well structure in consideration of the element alignment of memory cell array blocks and a driving voltage supply block, and to provide an electronic apparatus including the device.例文帳に追加

メモリセルアレイブロックと駆動電圧供給ブロックとでの素子配列を考慮したウェル構造を有する不揮発性メモリを有する半導体集積回路装置及びこれを含む電子機器を提供すること。 - 特許庁

And the memory block optimization information generating part 34 arranges the symbols in mutually different memory blocks so that no conflict state is caused based on these pieces of information when the symbols at the conflict state are recognized.例文帳に追加

そして、メモリブロック最適化情報生成部３４は、これらの情報に基にして、コンフリクト状態にあるシンボルを認識すると、コンフリクト状態が発生しないように、シンボルを互いに異なるメモリブロックに配置する。 - 特許庁

A backing storage device residing in a reserved region of attached memory provides storage for a complete set of compression status bits used to represent compression status of an arbitrarily large number of blocks residing in attached memory.例文帳に追加

付属メモリの予約領域に存在するバッキング記憶装置は、付属メモリに存在する任意の多数のブロックの圧縮状態を表すのに使用される圧縮状態ビットの完全セットのための記憶装置をなす。 - 特許庁

This inter-task communication device has: a plurality of memory blocks 130 each having a state holding area (STATE) 120 on the shared memory 110 accessible from a plurality of tasks; a data transmission means 140; and a data reception means 150.例文帳に追加

複数のタスクからアクセス可能な共有メモリ１１０上の、状態保持領域（ＳＴＡＴＥ）１２０をもつ複数のメモリブロック１３０と、データ送信手段１４０と、データ受信手段１５０を備える。 - 特許庁

This simple variable power device is constituted of a tile slave interface, a plurality of variable power processing blocks, an external memory interface, a writing controller for writing respective outputs of these variable power processing blocks into an external memory, a reading controller for reading out variable power processing result images written in the external memory in each tile constitution, and a tile master interface for outputting each tile.例文帳に追加

タイルスレーブタインターフェースと、複数の変倍処理ブロックと、外部メモリーインターフェースと、複数の変倍処理ブロックの出力それぞれを外部メモリーへ書き出すための書き込みコントローラーと、外部メモリーに書き出された変倍処理結果画像がタイル構成となるごとに読み出しを行う読み出しコントローラーと、タイル出力を行うタイルマスターインターフェースより構成される。 - 特許庁

The semiconductor memory device includes a plurality of the blocks which respectively include the memory cell arrays and output data signals and redundancy signals, at least one first multiplexer which selects one of a plurality of the blocks connected to a plurality of the blocks and a second multiplexer which executes redundancy processing in accordance with the data signal and redundancy signals after the block selection outputted from the first multiplexer.例文帳に追加

半導体記憶装置は、各々がメモリセルアレイを含みデータ信号と冗長信号とを出力する複数のブロックと、複数のブロックに接続され複数のブロックの１つを選択する少なくとも１つの第１のマルチプレクサと、第１のマルチプレクサから出力されるブロック選択後のデータ信号と冗長信号とに基づいて冗長処理を実行する第２のマルチプレクサを含むことを特徴とする。 - 特許庁

Then, when the confirmation reading target pages are read respectively from the logical blocks, the confirmation-reading target pages of the plurality of logical blocks are concurrently read by parallel access control with respect to the first to n-th pieces of the non-volatile memory.例文帳に追加

そして各論理ブロックのそれぞれから確認読出対象ページを読み出す際には、第１〜第ｎの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの確認読出対象ページの同時的な読み出しを実行する。 - 特許庁

Column redundant information storage circuit blocks 1W0-1W7 and 1E0-1E7 for failure column rescue are arranged in correspondence to each of memory cell array blocks MBW0-MBW7 and MBE0-MBE7.例文帳に追加

メモリセルアレイブロック（ＭＢＷ０−ＭＢＷ７，ＭＢＥ０−ＭＢＥ７）それぞれに対応して、不良列救済のためのコラム冗長情報を格納するコラム冗長情報格納回路ブロック（１Ｗ０−１Ｗ７，１Ｅ０−１Ｅ７）を配置する。 - 特許庁

The system can avoid unauthorized copying by dividing the data of musical contents which are distributed to this music player into arbitrary blocks, preserving data blocks in arbitrary areas of an external memory media 11, and restricting the data preserving areas only to the inside of the main body of the player.例文帳に追加

配信されてきた音楽コンテンツのデータを任意のブロックに分割し、また外部メモリメディアの任意の場所に保存し、その情報をプレーヤ本体内部のみに保存することにより不正コピーを防止するシステムを顧客に提供する。 - 特許庁

In the case that the number of blocks satisfying a relation of the difference absolute sum greater than the threshold block is a half or over of the number of total blocks, a new background image output unit 206 outputs the picked-up image as a new background image to a background image memory 100.例文帳に追加

差分絶対和＞閾値ブロックであるブロックの数が総ブロック数の半数以上である場合、新背景画像出力器２０６は新背景画像として撮像画像を出力すると共に、背景画像メモリ１００に出力する。 - 特許庁

When a residual storage capacity becomes lower than a prescribed threshold while recording contents in a flash memory 25, a CPU 11 of a camcorder 100 divides the recorded contents into prescribed transfer units (blocks) and successively transfers the respective blocks to a PVR 200.例文帳に追加

カムコーダ１００のＣＰＵ１１は、フラッシュメモリ２５へのコンテンツの記録中に、残り記憶容量が所定の閾値を下回った場合、記録されたコンテンツを所定の転送単位（ブロック）に分割し、各ブロックを順次ＰＶＲ２００へ転送する。 - 特許庁

A data storage block 2 is secured in the blocks of a flash memory 12, data to be held even at the time of power source off are stored, erasing processing is separated and only write processing of data is performed by a system of rotation using the plural data storage blocks 2 at the time of reloading the data.例文帳に追加

フラッシュメモリ１２のブロックにデータ格納ブロック２を確保し、電源断時も保持するデータを格納し、消去処理を別にして、データの書き換え時は複数のデータ格納ブロック２をローテーションで使用しデータの書込処理のみを行う。 - 特許庁

After writing object data is written into the buffer memory 4d while setting its size equal to or smaller than that of the buffer memory 4d, the content of the buffer memory 4d is copied in the form of selecting unused sub-memory blocks 5m including blank areas not occupied by the writing object data (or the writing object data is written in the main memory block 5f in write-once manner).例文帳に追加

書込対象データは、上記バッファメモリ４ｄと同一又はそれよりも小さいサイズとして該バッファメモリ４ｄに書き込んだ後、そのバッファメモリ４ｄの内容を、該書込対象データにより占有されていない空白領域も含め、未使用サブメモリブロック５ｍを選ぶ形でここに複写する（つまり、書込対象データを主メモリブロック５ｆに追記的に書き込む）。 - 特許庁

The semiconductor storage device includes a memory cell array MA having memory cells MC arranged therein at respective intersections between bit lines BL and word lines WL, a plurality of memory blocks 1 in which the memory cell arrays MA are laminated, and a control circuit configured to apply a voltage to a selected memory cell MC positioned at an intersection between the selected bit line BL and the selected word line WL so that a certain potential difference is applied thereto.例文帳に追加

半導体記憶装置は、メモリセルＭＣがビット線ＢＬ及びワード線ＷＬの交差部に配置されたメモリセルアレイＭＡと、メモリセルアレイＭＡが積層された複数のメモリブロック１と、選択ビット線ＢＬ及び選択ワード線ＷＬの交差部に配置された選択メモリセルＭＣに所定の電位差がかかるよう電圧を印加する制御回路とを備える。 - 特許庁

A bit line corresponding to a selected memory cell is connected between write current control line of both sides of the corresponding memory block by turning on transistor switches 102, 103 in response to activation of a column selection line CSL shared between memory blocks, and a data write current flows.例文帳に追加

メモリブロック間で共有されるコラム選択線ＣＳＬの活性化に応答してトランジスタスイッチ１０２，１０３がオンすることによって、選択メモリセルに対応するビット線は、対応のメモリブロックの両側の書込電流制御線の間に接続されて、データ書込電流が流される。 - 特許庁

Even when interruption of a power source is caused when erasing some memory block and a security flag of one memory block is rewritten, as security flags stored in residual two memory blocks keep the original value, such trouble can be prevented that unexpected prohibition setting is made valid.例文帳に追加

あるメモリブロックの消去中に電源瞬断等が発生して１つのメモリブロックのセキュリティフラグが書き換わった場合でも、残り２つのメモリブロックに格納されているセキュリティフラグは元の値を維持しているため、意図しない禁止設定が有効になる不具合の発生を防ぐことができる。 - 特許庁

The set associative type cache memory device equipped with a memory cell part which holds data and tags, an LRU memory part representing reference history information on cache blocks, and a circuit which makes a hit/miss decision has an instruction for changing the LRU of a corresponding cache block to the block which was referred to in the remote past.例文帳に追加

データとタグを保持するメモリセル部と、キャッシュブロックの参照履歴情報を表すＬＲＵメモリ部と、ヒット／ミスを判定する回路を具備するセットアソシアティブ方式のキャッシュメモリ装置において、該当キャッシュブロックのＬＲＵを最も遠い昔に参照したブロックに変更する命令を備える。 - 特許庁

The scan chains and boundary scan mechanism of the synchronous logic ASIC are used for shifting out current states of internal memory devices of the synchronous logic ASIC to an external memory and for retaining the power-off blocks' primary output values to the memory devices of the boundary scan circuit.例文帳に追加

同期ロジックＡＳＩＣ中のスキャンチェーン及びバウンダリスキャン機構を使用して、同期ロジックＡＳＩＣ内部のメモリ素子の現在の状態を外部メモリに移出すると共に、電源を閉鎖したいブロック中の主要出力値を、バウンダリスキャン回路のメモリ素子中に保留する。 - 特許庁

A memory control unit 33 divides the image stored in an image memory 17 into block units determined by a matrix selection 31, and the relative position between adjacent blocks is displaced so that the inclination of the image can be corrected for rearranging each block on the image memory 17.例文帳に追加

メモリ制御部３３は、画像メモリ１７に格納された画像をマトリックス選択部３１の決定したブロック単位に分割すると共に、画像の傾きが補正されるように隣り合うブロック同士の相対位置をずらしながら各ブロックを画像メモリ１７上に再配置する。 - 特許庁

To solve the problem that a memory block of a group including information to be frequently updated reaches rewriting lifetime early when it is impossible to change the number of preliminary blocks prepared in advance inside a semiconductor memory card or when the memory block is divided into a plurality of groups so as to be alternately processed, .例文帳に追加

半導体メモリカードの内部に予め用意された予備ブロックの数が変更できない場合や、メモリブロックが複数のグループに分かれて交替処理される場合に、頻繁に更新する情報を含むグループのメモリブロックが、書換寿命に早く到達してしまう点。 - 特許庁

A three-dimensional stacked nonvolatile semiconductor memory includes: a memory cell array comprised of first and second blocks BK<i>, BK<i+1> disposed side by side in a first direction; and a driver 33L disposed on one end of the memory cell array in a second direction orthogonal to the first direction.例文帳に追加

本発明の例に係る三次元積層不揮発性半導体メモリは、第一方向に並んで配置される第一及び第二ブロックBK<i>, BK<i+1>から構成されるメモリセルアレイと、メモリセルアレイの第一方向に直交する第二方向の一端に配置されるドライバ33Lとを備える。 - 特許庁

The data in these continuous replacement blocks 3B-5B are read first and stored in buffer memory, and the reproduction delay is avoided by performing return seeking before a host has finished reading the data in this buffer memory, and restarting the following reading.例文帳に追加

この連続した代替ブロック３Ｂ〜５Ｂのデータを先読みし、バッファメモリ内に蓄え、このバッファメモリ内データをホストが読み出し終える前に、戻りのシークを行い、続く読み出しを再開することで、再生遅延を回避する。 - 特許庁

To provide an arithmetic processing unit and a cache memory control device which can arbitrarily divide a cache memory area in blocks according to a process ID so as to improve the effective performance of a processor.例文帳に追加

キャッシュメモリを実装した演算処理装置およびキャッシュメモリ制御装置において、プロセスＩＤに対応してキャッシュメモリ領域をブロック単位で任意に分割可能として、プロセッサの実効性能を向上することを可能とする。 - 特許庁

The system comprises a read only memory (ROM) configured to store a first group of the microcode and a random access memory (RAM) cache configured to temporarily store blocks of a second group of the microcode.例文帳に追加

当システムは、マイクロコードの第１のグループを格納するよう構成された読み出し専用メモリ（ＲＯＭ）及びマイクロコードの第２のグループのブロックを一時的に格納するよう構成されたランダム・アクセス・メモリ（ＲＡＭ）キヤツシュを有する。 - 特許庁

The inter-data logical arithmetic operation of the pair bit lines of both memory blocks is performed by activating the logical arithmetic circuits, and the logical arithmetic results are simultaneously written to all Y addresses of selected X address in at least one memory block.例文帳に追加

この論理演算回路の活性化により、両メモリブロックのペアビット線のデータ間の論理演算を行い、その論理演算け結果を少なくとも１つのメモリブロック内の選択Ｘアドレスの全Ｙアドレスに同時に書込む。 - 特許庁

Update of the memory output is stopped to take a still picture output when the number of error processing blocks is larger than a threshold, and update of the memory output is restarted to take a moving picture output when it is equal to or smaller than the threshold.例文帳に追加

エラー処理ブロック数が閾値を上回ると前記メモリ出力の更新を停止して静止画像出力とし、エラー処理ブロック数が閾値を下回ると前記メモリ出力の更新を再開して動画像出力とする。 - 特許庁

When the amount of the received data for one page is not larger than the capacity of the memory part, the received data are reprinted by the memory part holding all blocks where the received data for one page are written until printing for one page is finished.例文帳に追加

１ページ分の受信データの量がメモリ部の容量以下の場合には、メモリ部が１ページ分の受信データが書き込まれている全てのブロックを１ページ分の印字が終了するまで保持することで、再印字される。 - 特許庁

When number of error processing blocks exceeds a threshold value, the update of a memory output is stopped to obtain an output of a still picture and when number of error processing bocks is less than the threshold value, the update of the memory output is restarted to obtain an output of the moving picture.例文帳に追加

エラー処理ブロック数が閾値を上回ると前記メモリ出力の更新を停止して静止画像出力とし、エラー処理ブロック数が閾値を下回ると前記メモリ出力の更新を再開して動画像出力とする。 - 特許庁

The multiport memory 10 comprises the interconnection network 11 having input ports 12 and output ports 13, and memory blocks 14 each connected to the interconnection network 11 via an output part 18 comprising a plurality of output ports 13.例文帳に追加

本発明のマルチポートメモリ１０は、入力ポート１２および出力ポート１３を有する結合網１１と、複数個の出力ポート１３から成る出力部１８を介して結合網１１と接続されたメモリブロック１４とを具備する。 - 特許庁

A semiconductor memory device includes a first and a second data input/output circuits 120, 122 which are arranged in adjacent regions between corresponding memory cell blocks 100T, 100B, 110T, and 110B.例文帳に追加

第１及び第２データ入／出力回路１２０、１２２を含み、第１及び第２データ入／出力回路１２０、１２２はそれぞれ対応するメモリセルブロック１００Ｔ、１００Ｂ、１１０Ｔ、１１０Ｂ間に隣接領域に配列される。 - 特許庁

In a semiconductor memory comprising memory cell arrays having a plurality of blocks B1-Bm, each block comprises a plurality of rows of EEPROM cells CT, row line means W11, W12,..., addressing means 37, 38, and a block selecting means 39.例文帳に追加

複数のブロックＢ1 〜Ｂm を有するメモリセルアレイを備えた半導体記憶装置において、各ブロックを、複数行のＥＥＰＲＯＭセルＣＴ、行線手段Ｗ11，Ｗ12，…、アドレス指定手段37，38及びブロック選択手段39で構成している。 - 特許庁

To provide a FIFO system which achieves a constitution as an ASIC where a plurality of function blocks can access one memory by reducing complication in arrangement wiring.例文帳に追加

複数の機能ブロックが１つのメモリにアクセス可能な構成を、配置配線の複雑さを軽減したＡＳＩＣとして実現したＦＩＦＯシステムを提供することを課題とする。 - 特許庁

A main CPU 18 controls operating frequency, the refresh rate of memory 50, or the number of circuit blocks to be operated, and thereby adjusts the amount by which the battery 26 is discharged.例文帳に追加

メインＣＰＵ１８は、動作周波数、メモリ５０のリフレッシュレート、又は動作させる回路ブロック数を制御することにより、電池２６の放電量を調節する。 - 特許庁

To provide a semiconductor memory device in which power consumption can be reduced when the number of selection blocks is small when a data holding block selection function is used.例文帳に追加

データ保持ブロック選択機能を使用しているときに、選択ブロック数が少ない場合に消費電力を減少させることができる半導体記憶装置を提供する。 - 特許庁

To suppress an extreme deviation of erasure counts (EC) in a plurality of physical blocks (PB) which constitute a flash memory (FM) and an increase in the EC as a whole FM.例文帳に追加

フラッシュメモリ（ＦＭ）を構成する複数個の物理ブロック（ＰＢ）における極端な消去回数（ＥＣ）の偏りと、ＦＭ全体としてのＥＣの増加を抑制する。 - 特許庁

The picture range detecting part performs scanning while skipping previously scanned scanning blocks by referring to the flag value of the scanning flag memory part till the picture is detected.例文帳に追加

画像範囲検出部は、画像を検知するまで、走査フラグメモリ部のフラグ値を参照することによって、既に走査された走査ブロックをスキップしつつ走査を行う。 - 特許庁

In response to the write request, the controller blocks all read requests after confirming that data to be written is complete for the selected memory word length.例文帳に追加

書込み要求に応答して、コントローラは、書き込むべきデータが選択したメモリ語長に対して完全であることを確認した後、すべての読取り要求をブロックする。 - 特許庁

Thus, in the step of reading data in units of predetermined blocks in order to process video data, the number of accesses to the memory can be reduced and video data processing speed is increased.例文帳に追加

これにより、ビデオデータを処理するために所定のブロック単位でデータを読出する過程において、メモリにアクセスする回数を減らせ、さらに速いビデオデータの処理が可能になる。 - 特許庁

To reduce the power consumption of a semiconductor memory device wherein a part of circuit blocks is needed to be activated in a period other than reading/writing operation.例文帳に追加

リード／ライト動作を行わない期間において一部の回路ブロックをアクティブ状態に遷移させる必要のある半導体記憶装置の消費電力を低減する。 - 特許庁

In a labeling tabulation memory block 26, data for pattern inspection in the inspecting pattern is generated based on the result of the labeling process from both the labeling blocks 13 and 20.例文帳に追加

そして、ラベリング集計メモリブロック２６では、前記両ラベリングブロック１３，２０のラベリング処理結果に基づいて前記被検査パターンにおけるパターン検査用データを生成する。 - 特許庁

Simultaneously, the two memory blocks MB5 and MB6 are selected and arrayed in a Y direction and a data driving sequence of a 0.5 superframe is written in order in the Y direction.例文帳に追加

これと並行して２つのメモリブロックＭＢ５，ＭＢ６を選択してＹ方向に配列し、Ｙ方向に向かって０．５スーパーフレーム分のデータ駆動列を順次書込む。 - 特許庁

To perform levelling of the number of times of erasure among blocks in a nonvolatile semiconductor memory while securing parallelism in the case of writing and maintaining transferring capability.例文帳に追加

不揮発性半導体メモリに対して、書込み時の並列度を確保して転送能力を維持しつつ、ブロック間での消去回数の平準化を行うことを可能とする。 - 特許庁