「memory blocks」に関連した英語例文の一覧と使い方(10ページ目)

集積回路装置１であって、入力データ４００が書き込まれる複数のブロック１００、１０２を含む不揮発性メモリー１０と、ブロックのそれぞれに対応付けられ、ブロックに書き込まれたデータ（メモリーデータ）のそれぞれが所与のタイミングで書き込まれる複数のレジスター２０、２２と、メモリーデータおよびレジスターに書き込まれたデータ（レジスターデータ）を受け取り、比較処理を行う比較部３０とを含む。 - 特許庁

When driving one of two memory cell blocks 34, the memory cell block 34 of a driving object is made a conducting state by an SG high withstand pressure level shifter 44 and an SG transfer gate 46, and even if a wordline 36 of two memory cell blocks which adjoin mutually is activated by a pair of wordline transfer gates 42, only the memory cell block 34 of the drive object is driven.例文帳に追加

２個のメモリセルブロック３４のうち一方を駆動する場合、駆動対象のメモリセルブロック３４がＳＧ高耐圧レベルシフタ４４及びＳＧトランスファーゲート４６により導通状態とされ、互いに隣り合う２個のメモリセルブロックのワード線３６が一対のワード線トランスファーゲート４２によって活性化されても、駆動対象のメモリセルブロック３４のみが駆動される。 - 特許庁

例文

A memory cell MC consisting of an access transistor ATr and a memory element ME electrically connected between a pair of source and drain regions of the access transistor ATr, includes a plurality of memory cell blocks MB sharing a source and drain region between adjacent memory cells MC and connected in series.例文帳に追加

アクセストランジスタＡＴｒと、アクセストランジスタＡＴｒの一対のソース・ドレイン領域間に電気的に接続された記憶素子ＭＥとからなるメモリセルＭＣが、隣接するメモリセルＭＣ間でソース・ドレイン領域を共有して複数個直列に接続されて構成されるメモリセルブロックＭＢを備えている。 - 特許庁

例文

To reduce an access time from each functional block to a shared memory, while reducing capacity of a cache memory when a plurality of functional blocks share one shared memory for accessing a data processor and the shared memory for example in a video camera.例文帳に追加

本発明は、データ処理装置及び共有メモリのアクセス方法に関し、例えばビデオカメラに適用して、複数の機能ブロックで１つの共有メモリを共用する構成において、キャッシュメモリの容量を削減しつつ、各機能ブロックの共有メモリへのアクセス時間を短縮する。 - 特許庁

A block selection address BA shown to select the memory block is latched, and data are output when one memory block of a plurality of the memory blocks is operated and in non-operation time by making the output the activation signal of the output buffer of the memory block.例文帳に追加

メモリブロックが選択されたことを示すブロック選択アドレスＢＡをラッチし、その出力をメモリブロックの出力バッファの活性化信号とすることにより複数のメモリブロックのうちどれか一つのメモリブロックが動作時においても非動作時においてもデータを出力する。 - 特許庁

A memory power control method operates the garbage collection for collecting objects which have become unnecessary in a mass, by using a computer having a memory with the electric power saving mode, and assigns the objects to memory blocks obtained by dividing an address space of the memory with a predetermined fixed size.例文帳に追加

本発明に係るメモリ電力制御方法は、省電力モードを備えるメモリを有するコンピュータを用いて、不要となったオブジェクトをまとめて回収するガベージコレクションを動作させ、メモリのアドレス空間を所定の固定サイズで分割したメモリブロックにオブジェクトを割り当てる。 - 特許庁

To provide a memory device capable of extending the life of a flash memory by averagely using physical blocks of the flash memory in adaptation of a file management system which tends to frequently use a low-order logical address such as MS-DOS, and a control method of nonvolatile memory.例文帳に追加

ＭＳ−ＤＯＳのように下位の論理アドレスが頻繁に使用される傾向があるファイル管理システムを採用した場合、フラッシュメモリの物理ブロックを平均的に使用し、フラッシュメモリの寿命を長くすることができるメモリ装置および不揮発性メモリの制御方法を提供する。 - 特許庁

The flash memory device includes a plurality of memory cell blocks including memory cells 310 connected to a plurality of word lines, and an operating voltage generating section 330 for applying an erase operation voltage to a memory cell block selected for an erase operation, and changing the level of the erase operation voltage according to the result of the erase operation.例文帳に追加

複数のワードラインに接続されたメモリセル３１０含む複数のメモリセルブロックを有し、消去動作時に選択されたメモリセルブロックに消去動作電圧を印加し、その消去動作の結果に応じて消去動作電圧のレベルを変更する動作電圧生成部３３０を有する。 - 特許庁

The power supply for a dynamic random access memory is equipped with multiple array blocks and multiple pads arranged in the center of the multiple array blocks, arranged near the multiple pads and equipped with multiple voltage source for generating the supply voltage to the multiple array blocks.例文帳に追加

本発明は、複数のアレイブロックと、複数のアレイブロックの中央に配置された複数のパッドとを具えるダイナミックランダムアクセスメモリ用の電源であって、複数のパッドの近傍に配置され、複数のアレイブロックへの供給電圧を生成するための複数の電圧源を具えている。 - 特許庁

The communication part 40 transmits measurement data of at least one of blocks acquired according to respective blocks before the data of respective blocks written in first and second storage areas 11, 12 in the nonvolatile memory 10 as representative data through a communication line.例文帳に追加

通信部４０は、不揮発性メモリ１０内の第１及び第２記憶領域１１及び１２に書き込まれた各ブロックのデータより前に、各ブロックに対応して取得された、各ブロックの少なくとも１つの測定データを代表データとして通信回線を介して送信する。 - 特許庁

The memory address space of a RAM 2 is divided into a plurality of blocks BK0 to BKn so that respective blocks BK0 to BKn have continuous addressing domains, and an address bus and a data bus for a CPU 1 and a RTD(real time debugger) 3 are connected to the respective divided blocks BK0 to BKn.例文帳に追加

各ブロックＢＫ０〜ＢＫｎが連続したアドレス領域を持つようにＲＡＭ２のメモリアドレス空間を複数のブロックＢＫ０〜ＢＫｎに分割し、これら分割した各ブロックＢＫ０〜ＢＫｎにＣＰＵ１およびＲＴＤ３のアドレスバスおよびデータバスを接続している。 - 特許庁

To prevent the decrease of substantial storage capacity due to the increase of blocks which are unused although the blocks include no defective bits in a memory system which uses a non-volatile semiconductor storage device such as a flash memory having a plurality of banks where data can be electrically written or erased.例文帳に追加

フラッシュメモリのような電気的に書込み、消去可能であって複数のバンクを有する不揮発性半導体記憶装置を用いたメモリシステムにおいて、不良ビットを含まないにもかかわらず未使用になるブロックが多くなり実質的な記憶容量が減少するのを防止する。 - 特許庁

A data transfer system is configured so that a memory block 10 serves as a master and each of circuit blocks A to E serves as a slave, and thus the slave side (the circuit blocks) receives necessary data from the memory block 10 by only having decoders corresponding to addresses assigned thereto in advance and registers.例文帳に追加

メモリブロック１０がマスターとなり、各回路ブロックＡ〜回路ブロックＥがスレーブとなるように構成したので、スレーブ側（回路ブロック）は、事前に割り当てたアドレスに対応するデコーダと、レジスタの構成を有するだけで、メモリブロック１０から必要なデータを取り込むことができる。 - 特許庁

In the case of dividing a frame read from a frame memory into blocks and applying inter-frame coding to the blocks, a motion vector detector 217 calculates the motion vector of each block, detects a distance between the block and a reference frame with respect to the motion vector and stores them in an attached information memory.例文帳に追加

フレームメモリから読み出した１フレームをブロックに分割し、その分割したブロックをフレーム間符号化する場合、動きベクトル検出器２１７により、そのブロックの動きベクトルを算出し、その動きベクトルに関する参照フレームとの間の距離を検出して、それらを付加情報メモリに記憶する。 - 特許庁

A memory cell array having (n+1) bit lines arranged in parallel inclusive of their redundant parts is divided into a plurality of blocks BLK1-BLK8, and substitution designation parts 11a1-11a8 are provided, which each designate bit lines having defective memory cells to each of the blocks BLK1-BLK8, respectively.例文帳に追加

冗長分を含めて平行に配置されたｎ＋１本のビット線を有するメモリセルアレイを複数のブロックＢＬＫ１〜ＢＬＫ８に分割し、各ブロックＢＬＫ１〜ＢＬＫ８に対してそれぞれ不良メモリセルを有するビット線を指定する置換指定部１１ａ１〜１１ａ８を設ける。 - 特許庁

A signal line driving circuit of the electrooptical device has a block-by-block memory which extracts and stores video signal data corresponding to blocks from a line memory and supplies them as data VD42, a shift register which outputs a sequential shift signal for selecting blocks in sequence, and a selection switch group 40.例文帳に追加

電気光学装置の信号線駆動回路は、ラインメモリからブロック毎に対応する映像信号データを抜き出して記憶しデータＶＤ４２として供給するブロック分メモリ、ブロックを順次選択する順次シフト信号を出力するシフトレジスタ、選択スイッチ群４０を備える。 - 特許庁

In a ciphering device for ciphering a plaintext data to be written into a rewritable nonvolatile memory on a deciphering device side, the input plaintext data is divided into one or more data blocks that become integral multiples of the bank size of the nonvolatile memory, and authentication data is created from the data blocks.例文帳に追加

復号化装置側の書き換え可能な不揮発性メモリに書き込まれることになる平文データを暗号化する暗号化装置であって、入力された平文データを、不揮発性メモリのバンクサイズの整数倍となる１以上のデータブロックへと分割し、このデータブロックから認証データを作成する。 - 特許庁

Each of block processing sections 8-1 to 8-4 correspond to each block when the fail memory 4 is divided into plural blocks in according with blocks of the semiconductor memory, the number of defective addresses in a block corresponding to self-processing section are counted, when the number exceeds a threshold value, a test stop signal is outputted.例文帳に追加

各ブロック処理部８−１〜８−４は、フェイルメモリ４を半導体メモリのブロックに応じて複数のブロックに分割した際の各ブロックに対応しており、自処理部と対応するブロック中の、不良アドレスの個数を計数し、その個数が閾値を超える場合には、試験停止信号を出力する。 - 特許庁

To provide a nonvolatile semiconductor storage device which can execute an adequate comparison operation between reference circuits and respective blocks in a configuration in which memory cell arrays are divided into a plurality of blocks.例文帳に追加

本発明は、メモリセルアレイを複数のブロックに分割した構成においてレファレンス回路と各ブロックとの間で適切な比較動作が実行可能な不揮発性半導体記憶装置を提供することを目的とする。 - 特許庁

Every time input data 1 are read in units of sub-blocks and stored in a main memory region 5 for sort/intermediate merge, an input process thread 21 uses an empty sort process thread 3-i to start a sort process of the sub-blocks.例文帳に追加

入力処理スレッド21は、入力データ1をサブブロック単位で読み出してソート・中間マージ用主記憶領域5へ格納する毎に、空きのソート処理スレッド3-iを使用して、そのサブブロックのソート処理を開始させる。 - 特許庁

To provide an integrated circuit, capable of transferring a large dataset between at least two function blocks, without having to applying a repeated load to a data bus connection among a processor, a data memory and other functional blocks.例文帳に追加

プロセッサとデータメモリと他の機能ブロックの間のデータバス接続に繰返し負荷を掛けることなく、大きいデータセットを少なくとも２つの機能ブロックの間で転送することができる集積回路を提供する。 - 特許庁

To compensate motion in a time direct mode in partial time direct blocks even when a memory having enough capacity to secure motion vectors of all anchor blocks in an anchor picture can not be secured.例文帳に追加

アンカーピクチャ内の全てのアンカーブロックの動きベクトルを保持するのに十分な容量のメモリを確保することができない場合でも、一部の時間ダイレクトブロックでは、時間ダイレクトモードで動き補償を行うことができるようにする。 - 特許庁

An execution pipeline is constituted of respective processing blocks for encoding images and respective processing blocks and an external memory for transferring data in each macro block are unitarily constituted to monitor an FIFO buffer 13 for a variable length decoding part 12.例文帳に追加

画像復号を行う各処理ブロックにより実行パイプラインを構成し、各処理とマクロブロック毎にデータ転送を行う外部メモリを一元化し、可変長復号化部１２のためのＦＩＦＯバッファ１３を監視する。 - 特許庁

The first memory part 161 is composed of a plurality of blocks segmented for a certain capacity, and includes regions to be checked after being set so that each of them strides across boundaries of the neighboring blocks.例文帳に追加

第１メモリ部１６１は、一定容量毎に区分された複数のブロックにより構成され、互いに隣接するブロックの境界を跨ぐように設定されてチェックの対象となるチェック対象領域を含む。 - 特許庁

In this flash memory 4, the number of storage blocks A4-A9 of an area written with control data having high update frequency is set to be larger than the number of storage blocks A1-A3 of an area written with control data having low update frequency.例文帳に追加

フラッシュメモリ４において、更新頻度の高い制御データを書き込む領域の記憶ブロックＡ４〜Ａ９を、更新頻度の低い制御データを書き込む領域の記憶ブロックＡ１〜Ａ３よりも多くする。 - 特許庁

The image processing device manages read image data as a set of image data blocks in the unit of small sizes, generates an information table as information to combine the image data blocks, and stores the table into a memory 203 together with the image data.例文帳に追加

読み込んだ画像データを小さな単位の画像データブロックの集合として管理し、それらの画像データブロックを組み合わせる情報としての情報テーブルを作成して、画像データとともにメモリ２０３に記憶する。 - 特許庁

A final merge/data output processing means 9 outputs the sorted data 10 while executing merge among the blocks stored in the memory region 8 after the completion of the intermediate merge process for all the blocks of the input data 1.例文帳に追加

最終マージ・データ出力処理手段9は、入力データ1の全てのブロックについての中間マージ処理の完了後に主記憶領域8に格納されたブロック間のマージを行いながらソート済みデータ10を出力する。 - 特許庁

A flash memory (R) has control data-storing blocks A, B for storing the control data, and a CPU decides the control data-storing block storing the control data from the control data-storing blocks A, B.例文帳に追加

フラッシュメモリ（登録商標）は、制御データを記憶するための制御データ記憶用ブロックＡ，Ｂを有し、ＣＰＵが、制御データ記憶用ブロックＡ，Ｂの中から制御データを記憶する制御データ記憶用ブロックを判定する。 - 特許庁

When a controller 111 writes the new data blocks in the data block memory 112 and if there is not empty region, it writes the new data blocks to the region where the data block with a small number of the data reference is stored.例文帳に追加

制御部１１１は、新たなデータブロックをデータブロック記憶部１１２に書き込む際に、空き領域がない場合には、参照回数の少ないデータブロックを格納している領域に、新たなデータブロックを書き込む。 - 特許庁

An image processing section 17 compresses division data every time a page memory 13 stores the division data of a prescribed size (block), a main CPU 16 transfers compressed data to a system memory 14 in units of blocks, and the image processing section 17 expands the compressed data in the system memory 14 in units of blocks and provides an output of the expanded data to an image output section 4.例文帳に追加

画像処理部１７は、ページメモリ１３に一定のサイズ（ブロック）の分割データが記憶される度にその分割データを圧縮し、メインＣＰＵ１６は、圧縮データをブロック単位でシステムメモリ１４に転送し、画像処理部１７は、システムメモリ１４の圧縮データをブロック単位で伸長して画像出力部４に出力する。 - 特許庁

Reference image signals in the searching range are read from the cache memory 100 and written in a reference image buffer 407 to be used for searching the motion vector, and the reference image signals of blocks at positions ahead by the prescribed number of blocks in a raster order from the center block of a searching range are read from a reference image frame memory 405 and written in the cache memory 100.例文帳に追加

キャッシュメモリ１００から探索範囲の参照画像信号を読み出して参照画像バッファ４０７に書き込み、動きベクトル探索に供すると共に、探索範囲の中心ブロックからラスタ順で所定のブロック数だけ先行した位置のブロックの参照画像信号を参照画像フレームメモリ４０５から読み出してキャッシュメモリ１００に書き込む。 - 特許庁

The NAND flash memory is provided with: a memory cell array 11 comprised of first, second, and third NAND blocks BK1, BK2, BK3 disposed in order in a first direction; first and second transfer transistor blocks 21 disposed in order in the first direction at a second direction crossing the first direction of the memory cell array 11.例文帳に追加

本発明の例に係わるＮＡＮＤ型フラッシュメモリは、第１方向に順番に配置される第１、第２及び第３ＮＡＮＤブロックＢＫ１，ＢＫ２，ＢＫ３から構成されるメモリセルアレイ１１と、メモリセルアレイ１１の第１方向に交差する第２方向の一端において第１方向に順番に配置される第１及び第２転送トランジスタブロック２１とを備える。 - 特許庁

A method for designing a semiconductor memory device includes a first step of designing a first semiconductor memory device including a first number of cell array blocks, and a second step of designing a second semiconductor memory device including a second number of cell array blocks smaller than the first number by reducing a predetermined number of cell array block of the first number of the cell array block.例文帳に追加