「memory blocks」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

The system has a data memory to be logically divided into a plurality of blocks corresponding to a plurality of credits and a center agent for maintaining a pool of credits.例文帳に追加

システムは、複数のクレジットに対応する複数のブロックに論理的に分割されるデータメモリを有し、クレジットのプールを維持する中央エージェントを有する。 - 特許庁

Further, pixel groups arranged in the main scanning direction of the image are made into blocks, and thus, a memory region required for buffering for pixel values can be reduced.例文帳に追加

また、画像の主走査方向に配列された画素群をブロックとすることにより、画素値のバッファリングに要するメモリ領域を小さくすることができる。 - 特許庁

When ports P1, P2 access memory blocks connected to common wiring being different, simultaneous access can be performed by controlling switches S11-S14 and S21-S22.例文帳に追加

ポートＰ１，Ｐ２が異なる共有配線に接続されたメモリブロックにアクセスする場合は、スイッチＳ11〜Ｓ14，Ｓ21〜Ｓ22を制御して、同時にアクセスすることを可能とする。 - 特許庁

Other blocks of memory must be more persistent than a single system call, and thus could not be allocated on the stack even if there was space. 例文帳に追加

しかしメモリブロックは一つのシステムコールよりも 長く持続していなければならないため、スタックに空きがあったとしても、そこに割り当てることはできないでしょう。 - FreeBSD

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, a block (0) 22A, a block (1) 22B, a block (2) 22C, and a block (3) 22D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロック（０）２２Ａ、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄに分割されている。 - 特許庁

To provide a test apparatus testing appropriately a memory to be tested which performs simultaneously write-in and read-out of data for a plurality of blocks by multi-bank operation.例文帳に追加

マルチバンク動作により複数のブロックに対して同時にデータの書き込み又は読み出しを行う被試験メモリを適切に試験する試験装置を提供する。 - 特許庁

A compiler device 10 analyzes a source program, and decides whether the source program corresponds to a pattern of loop blocking dividing a memory area to be accessed into prescribed blocks.例文帳に追加

コンパイラ装置１０は、ソースプログラムを解析し、アクセスするメモリ領域を所定のブロックに分割するループブロッキングのパターンにソースプログラムが該当するか判定する。 - 特許庁

The non volatile memory such as flash EEPROM system is segmented into a plurality of blocks and each block is segmented into more than one pages and disclosed.例文帳に追加

フラッシュＥＥＰＲＯＭシステムのような不揮発性メモリシステムが複数のブロックに分割され、さらに、ブロックの各々が２以上のページに分割されて開示される。 - 特許庁

In the semiconductor memory, write operation is performed as a bank A in the first block, read operation is performed as a bank B in the second to the fourth blocks.例文帳に追加

半導体記憶装置は、第１ブロックがバンクＡとして書込み動作が行われ、第２〜４ブロックがバンクＢとして読出し動作が行われる。 - 特許庁

To provide a shift redundancy circuit in which the speed of changeover operation of memory blocks is increased and current consumption relating to this changeover operation is reducible.例文帳に追加

メモリブロックの切替え動作の高速化及びその切替え動作に係る消費電流の低減を図ることのできるシフト冗長回路を提供すること。 - 特許庁

A FAT writing part 18 writes an allocation table in a block corresponding to a most significant address among usable blocks of a NAND flash memory.例文帳に追加

ＦＡＴ書き込み部１８は、アロケーションテーブルを、ＮＡＮＤフラッシュメモリの使用可能なブロックのうち、最上位のアドレスに対応するブロックに書き込む。 - 特許庁

In this programming method, a first address for selecting a row of each of the memory blocks is generated in response to a multi-page program operation.例文帳に追加

本発明のプログラム方法によると、マルチページプログラム動作に応答して前記メモリブロックの各々の行を選択するための第１アドレスが生成される。 - 特許庁

The sub-word line drive signal lines (SWCL2, SWCL3), (SWCL3, SWCL4) arranged separately to sense amplifier arrays (SL2, SL3), (SL3, SL4) being positioned at the both sides are connected to the memory blocks MA2, MA3 respectively.例文帳に追加

メモリブロックMA2、MA3には、各々、その両側に位置するセンスアンプ列(SL2,SL3)、(SL3,SL4)に分散して配置された副ワード線駆動信号線(SWCL2,SWCL3)、(SWCL3,SWCL4)が接続される。 - 特許庁

A microcomputer 6 uses a memory 8 and performs updating with the number of times of parity check as the number of blocks of receiving the EPG information when receiving the EPG information.例文帳に追加

ＥＰＧ情報の受信中において、マイコン６はパリティチェックの回数をＥＰＧ情報の受信ブロック数として、メモリ８を用いて更新していく。 - 特許庁

When there is no error in transfer by the check sum, the data of the transferred blocks are erased from the flash memory 25 and a free capacity is secured.例文帳に追加

チェックサムにより転送に誤りがなかった場合には、転送されたブロックのデータがフラッシュメモリ２５から消去され、空き容量が確保される。 - 特許庁

When the function blocks do not normally operate, debugging work is performed by reading and tracing intermediate variables stored in the internal memory.例文帳に追加

また、上記機能ブロックが正常に動作しないとき、上記内部メモリに格納された中間変数を読出して、トレースすることにより、デバッグを行なう。 - 特許庁

A register control circuit writes the inhibiting block information into the refresh register in accordance with an input from the outside during the access cycle of any one of the memory blocks.例文帳に追加

レジスタ制御回路は、メモリブロックのいずれかのアクセスサイクル中に、外部からの入力に応じてリフレッシュレジスタに禁止ブロック情報を書き込む。 - 特許庁

The data transmitted from the computer system to the data buffer comprises a data frame, and the one of the blocks in the memory module stores only the data of one data frame.例文帳に追加

コンピュータシステムからデータバッファに送信されたデータは、データフレームからなり、メモリーモジュールの一つのブロックは、単に一つのデータフレームのデータを保存するだけである。 - 特許庁

A processor is provided with an execution pipe line and a cache memory having several held instruction words selected from a cache block and plural cache blocks.例文帳に追加

プロセッサは、実行パイプラインと、キャッシュブロックから選定されたいくつかに保持された命令ワードと共に複数のキャッシュブロックを含むキャッシュメモリとを有する。 - 特許庁

However, one may safely allocate and release memory blocks with the C library allocator for individualpurposes, as shown in the following example:例文帳に追加

とはいえ、個別の目的のためなら、 C ライブラリのメモリ操作関数を使って安全にメモリを確保したり解放したりできます。 例えば、以下がそのような例です: - Python

In an SDRAM(synchronous dynamic random access memory), a columnar decoder is divided into four blocks DB1-DB4, and intrinsic predecode signals Yk are assigned to each block DB.例文帳に追加

ＳＤＲＡＭにおいて、列デコーダ１１ａを４つのブロックＤＢ１〜ＤＢ４に分割し、各ブロックＤＢに固有のプリデコード信号Ｙｋを割当てる。 - 特許庁

The two memory blocks MB1 and MB2 are selected and arrayed in an X direction and a data code sequence of a 0.5 superframe is read out in the X direction.例文帳に追加

２つのメモリブロックＭＢ１，ＭＢ２を選択してＸ方向に配列し、Ｘ方向に向かって０．５スーパーフレーム分のデータコード列の読出を行なう。 - 特許庁

In an SSD 12, a plurality of groups are constructed by grouping n NAND memory blocks, which are operable independently, as one set on NAND memories 204A-204H.例文帳に追加

本ＳＳＤ１２は、ＮＡＮＤメモリ２０４Ａ〜２０４Ｈ上に、独立して動作可能なｎ個のＮＡＮＤメモリブロックを１組として複数のグループを構成する。 - 特許庁

Conversion processing blocks 12a-12d are provided, which control writing and reading of an image signal from and to a memory 16 to perform frame rate conversion.例文帳に追加

メモリ１６に対する画像信号の書き込みと読み出しを制御して画像信号のフレームレート変換を行う変換処理ブロック１２ａ〜１２ｄを設ける。 - 特許庁

The circuit blocks CB1 to CBN include at least one memory block MB which stores image data, and at least one data driver block DB for driving data lines; and the memory block MB includes a memory cell array, a row address decoder RD, and a sense amplifier block SAB.例文帳に追加

回路ブロックＣＢ１〜ＣＢＮは、画像データを記憶する少なくとも１つのメモリブロックＭＢと、データ線を駆動するための少なくとも１つのデータドライバブロックＤＢを含み、メモリブロックＭＢは、メモリセルアレイとローアドレスデコーダＲＤとセンスアンプブロックＳＢを含む。 - 特許庁

In a state where the first small memory is mounted on the insertion opening 62, the first small memory card itself restricts the lowering of the exclusive control member 160, and a slope part 162 blocks wrong insertion of the first memory card into the insertion opening 61.例文帳に追加

第１の小型メモリカードが挿入口６２に装着されている状態においては、第１の小型メモリカード自身が排他的制御部材１６０の下降を制限し、斜面部１６２が第１のメモリカードの挿入口６１への誤挿入をブロックする。 - 特許庁

A three dimensional stacked nonvolatile semiconductor memory includes a memory cell array comprising first and second blocks disposed side by side in a first direction and a driver 33 disposed at one end of the memory cell array in a second direction orthogonal to the first direction.例文帳に追加

本発明の例に係る三次元積層不揮発性半導体メモリは、第一方向に並んで配置される第一及び第二ブロックから構成されるメモリセルアレイと、メモリセルアレイの第一方向に直交する第二方向の一端に配置されるドライバ33とを備える。 - 特許庁

The semiconductor storage device 4 which uses an electrically rewritable nonvolatile memory chip 1 as a storage medium is equipped with the nonvolatile memory chip 1 and a defect registration memory 3 wherein management information area by blocks and defective addresses are registered.例文帳に追加

本発明は、電気的に書き換え可能な不揮発性のメモリチップ１を記憶媒体とする半導体記憶装置４において、不揮発性のメモリチップ１と、各ブロック毎の管理情報領域、および不良のアドレスを登録する不良登録メモリ３を備える。 - 特許庁

In response to a read command, data is read from a memory area corresponding to a data line to which the write data and the parity data are not supplied in one of the memory blocks other than a write memory block, and data that cannot be read due to write operation is reproduced.例文帳に追加

読み出しコマンドに応答して、書き込みメモリブロックを除くメモリブロックの１つにおいて、書き込みデータおよびパリティデータが供給されていないデータ線に対応するメモリ領域からデータが読み出され、書き込み動作により読み出させないデータが再生される。 - 特許庁

Before data writing for one memory block in the plurality of memory blocks is completed, the control circuit starts the data writing for a memory block different from the one block and, thereby, includes a control logic 400 which permits parallel processing of the writing operation.例文帳に追加

上記制御回路は、上記複数のメモリブロックにおける一つのメモリブロックに対するデータ書込みが完了する前にそれとは別のメモリブロックに対するデータ書込みを開始することによって、書込み動作の並列処理を可能とする制御ロジック（４００）を含む。 - 特許庁

A memory block optimization information generating part 34 inputs conflict information 16 to indicate the conflict state of symbols, memory block information to indicate area addresses of the respective memory blocks determined by a processor and symbol information 13 to indicate addresses of the respective symbols in a section.例文帳に追加

メモリブロック最適化情報生成部３４は、シンボルのコンフリクト状態を示すコンフリクト情報１６、プロセッサによって定められた各メモリブロックの領域アドレスを示すメモリブロック情報、および各シンボルのセクションにおけるアドレスを示すシンボル情報１３を入力する。 - 特許庁

When an address signal AD is outputted from an address generating circuit 51, this signal AD is simultaneously inputted to the respective decode circuits of memory boards 1-3 and the respective decode circuits respectively secure memory areas corresponding to the address AD in memory blocks 12, 22 and 33.例文帳に追加

アドレス発生回路５１からアドレス信号ＡＤが出力されると、この信号ＡＤは同時にメモリボード１〜３の各デコード回路に入力され、各デコード回路はそのアドレスＡＤに対応するメモリ領域を夫々、メモリブロック１２，２２，３３に確保する。 - 特許庁

When a slice having many blocks which are already spread and logically integrated is provided, a memory generation tool (330) by this invention is optimized so as to be suitable for requirements of a memory of a customer in consideration of a usable spreading memory and a gate array of the slice.例文帳に追加

既に拡散され論理的に集積された多数のブロックを有するスライスが与えられた場合に、本発明によるメモリ生成ツール（３３０）は、スライスの利用可能な拡散メモリとゲート・アレイとを考慮して、カスタマのメモリに対する要件に合うように最適化する。 - 特許庁

The data management system 1 comprises a data management system control part 2 controlling the data processing; a data management system memory part 7 referred from the data management system control part 2, and storing control information for constructing the file; flash memory parts 4 comprising plural erasure blocks; and a flash memory control part 3 controlling the data processing to the flash memory parts 4.例文帳に追加

データ処理を制御するデータ管理システム制御部２と、データ管理システム制御部２から参照され、ファイルを構築するための制御情報を格納するデータ管理システムメモリ部７と、複数の消去ブロックからなるフラッシュメモリ部４と、フラッシュメモリ部４へのデータ処理を制御するフラッシュメモリ制御部３からなる。 - 特許庁

A system control unit 11 stores the divided and compressed image data of the respective blocks separately in the plurality of memory areas by referring to the memory management table, and the DMA controller 24a saves the image data stored in those memory areas on an HDD 24 by using the memory management table as a descriptor table.例文帳に追加

システム制御部１１は、分割され圧縮された各ブロックの画像データをメモリ管理テーブルを参照して複数のメモリ領域に分けて格納し、ＤＭＡコントローラ２４ａはこれらのメモリ領域に格納された画像データを、メモリ管理テーブルをディスクリプタテーブルに使用してＨＤＤ２４に保存する。 - 特許庁

The JPEG data produced by the image converter 12 are transferred from the first memory 13 to the second memory 15 under control of the memory controller 14, and thereafter the data that have been stored in the second memory 15 are each arranged into a plurality of DV frames containing a plurality of DCT blocks by means of the video signal processor 16.例文帳に追加

画像変換手段１２により生成されたＪＰＥＧデータが、メモリコントローラ１４の制御の下、第１メモリ１３から第２メモリ１５に移され、その後ビデオ信号処理部１６により、第２メモリ１５に格納されているデータがそれぞれ複数のＤＣＴブロックを含む複数のＤＶフレームにアレンジされる。 - 特許庁

Therefore, differing from conventional methods, since one file does not use a particular memory area continually so that the early exhaust of a particular block lifetime in a flash memory is prevented, the whole memory area is equally used so that lifetimes of all blocks in the flash memory are kept in the same levels.例文帳に追加

よって、 従来の方法とは異なって、一つのファイルが特定のメモリ領域を継続的に用いないことから、フラッシュメモリ内の特定のブロックの寿命が他のブロックより早く尽きることを防止でき、メモリ領域の全体を均一に用いることから、フラッシュメモリ内の全てのブロックの寿命を同一に保持できる。 - 特許庁

A memory cell area MCA in the nonvolatile memory 10 is divided into two areas of 1st and 2nd memory cell areas MCA1 and MCA2 to provide a separately controllable mode and a simultaneously controllable mode so that contents of two blocks equal or different in the block number of a memory cell can be simultaneously updated.例文帳に追加

不揮発性メモリ１０内のメモリセル領域ＭＣＡを、第１及び第２のメモリセル領域ＭＣＡ１とＭＣＡ２の２つの領域に分割し、２つのメモリセルのブロック番号が同じ又は異なるブロックの内容を同時に更新できるように、別々に制御可能なモードと同時に制御するモードを設ける。 - 特許庁

To provide technique for shortening a processing time and saving a memory area, by performing image processing on respective blocks of predetermined size and remainder parts smaller than the predetermined size by different processing units for an image processor which divides an image into blocks of a predetermined size and performs image processings on the respective blocks.例文帳に追加

画像を所定サイズのブロックに分割し、各ブロックについて画像処理を行う画像処理装置において、所定サイズの各ブロックと所定サイズに満たない剰余部分とで画像処理を行う処理部を異ならせ、処理時間の短縮とメモリ領域の節約とを実現し得る手法を提供する。 - 特許庁

To provide a firmware-updating method and a power line carrier communication system which, when dividing firmware into a plurality of divided blocks and transmitting them to a slave station, is able to suppress the occurrence of missing blocks to make the success rate of updating improve and allow memory resources of the slave station to be reduced and further, early-detect the missing blocks.例文帳に追加

ファームウェアを複数の分割ブロックに分割して子局へ送信する際に抜けブロックが発生するのを抑制し、アップデート成功率を向上させるとともに、子局のメモリリソースを低減でき、さらには抜けブロックを早期に検知可能なファームウェアのアップデート方法、および電力線搬送通信システムを提供する。 - 特許庁

This memory controller making access to the flash memory including a plurality of blocks on the basis of a logic block address is provided with a detection means detecting an illicit mapping block with an allocated logic block address ineffective for the respective blocks and a deletion means deleting the illicit mapping block detected by the detection means.例文帳に追加

論理ブロックアドレスに基づいて複数のブロックを含むフラッシュメモリにアクセスするメモリコントローラであって、それぞれのブロックにとって有効でない論理ブロックアドレスが割り当てられた不正マッピングブロックを検出する検出手段と、検出手段により検出された不正マッピングブロックをブロック消去する消去手段とを備えている。 - 特許庁

The RAM 22 of the one memory block stores pixel values of pixels different from those of the other memory blocks to address locations in response to an integer part of coordinate conversion information at an interval of M pixels in the vertical direction and an interval of N pixels in the horizontal direction.例文帳に追加

ＲＡＭ２２は、垂直方向にはＭ画素おきに、水平方向にはＮ画素おきに、他のメモリブロックとは異なる画素の画素値を座標変換情報の整数部に応じたアドレス位置に記憶する。 - 特許庁

A control module substrate 32 comprises electronic circuit blocks such as a CPU 320, an emulator controlling part 322, a breakpoint controlling part 324, an input-output(IO) controlling part 326, a trace memory 328 and a program memory 330.例文帳に追加

制御モジュール基板３２は、ＣＰＵ３２０、エミュレータ制御部３２２、ブレークポイント制御部３２４、入出力（ＩＯ）制御部３２６、トレースメモリ３２８およびプログラムメモリ３３０といった電子回路ブロックから構成される。 - 特許庁

The number of twin memory cells for reference in the reference cell array 600 and arrangement coincide with the number of twin memory cells 100 arranged in the small blocks 215 being the minimum unit on manufacturing process of a cell array and arrangement.例文帳に追加

リファレンスセルアレイ６００中のリファレンス用ツインメモリセルの個数及び配列は、セルアレイの製造工程上の最小単位のであるスモールブロック２１５に配置されたツインメモリセル１００の個数及び配列と一致している。 - 特許庁

Thus, frequencies of cache mistakes is reduced to shorten time required for memory access by storing many blocks adjacent to pieces of data existing over an area with wide spatial locality in the cache memory.例文帳に追加

これにより、空間的局所性が広い領域にかけて存在するデータと隣接する多数のブロックをキャッシュメモリに保存することによって、キャッシュミス回数を減らして、メモリアクセスにかかる時間を短縮することができる。 - 特許庁